Atenção: Todas as denúncias são sigilosas e sua identidade será preservada.
Os campos nome e e-mail são de preenchimento opcional
Título: | Ensaios de aceleração computacional de alguns algoritmos clássicos utilizando-se FPGA Computational acceleration essays of some classical algorithms utilizing FPGA |
Autor(es) e Colaborador(es): | |
Autor(es) Principais: | |
Outros identificadores: | |
Data: | 29-Abr-2022 29-Abr-2022 17-Ago-2021 |
Tipo: | livro digital |
Palavras-chave: | Arranjos de lógica programável em campo VHDL (Linguagem descritiva de hardware) Algorítmos computacionais Field programmable gate arrays VHDL (Computer hardware description language) Computer algorithms CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO |
Aparece nas coleções: | Repositorio Institucional da UTFPR - RIUT |
O Portal eduCAPES é oferecido ao usuário, condicionado à aceitação dos termos, condições e avisos contidos aqui e sem modificações. A CAPES poderá modificar o conteúdo ou formato deste site ou acabar com a sua operação ou suas ferramentas a seu critério único e sem aviso prévio. Ao acessar este portal, você, usuário pessoa física ou jurídica, se declara compreender e aceitar as condições aqui estabelecidas, da seguinte forma: