Ensaios de aceleração computacional de alguns algoritmos clássicos utilizando-se FPGA

Registro completo de metadados
MetadadosDescriçãoIdioma
Autor(es): dc.contributorBarros, André Macário-
Autor(es): dc.contributorBarbosa, Marco Antonio de Castro-
Autor(es): dc.contributorSousa, Kleiton de Morais-
Autor(es): dc.contributorBarros, André Macário-
Autor(es): dc.creatorColet, João Mateus-
Data de aceite: dc.date.accessioned2022-08-04T20:18:17Z-
Data de disponibilização: dc.date.available2022-08-04T20:18:17Z-
Data de envio: dc.date.issued2022-04-29-
Data de envio: dc.date.issued2022-04-29-
Data de envio: dc.date.issued2021-08-17-
Fonte completa do material: dc.identifierhttp://repositorio.utfpr.edu.br/jspui/handle/1/28154-
Fonte: dc.identifier.urihttp://educapes.capes.gov.br/handle/capes/706396-
Descrição: dc.descriptionWith the increasing complexity of computational algorithms, conventional technologies began to show unsatisfactory results regarding processing time. New technologies for code acceleration have emerged to address the disadvantages of sequential-code computers, including the FPGAs. Through the re-reading of an old concept, called F+V architecture, proposed by Estrin (1960), consisting of a sequential processor and an FPGA, it were combined the advantages of both technologies by exploring parallelism in the proposed problems. This work verified through scientific essays the acceleration achieved through this proposal of the classical problems: the detector of prime numbers, the bubble sort sorting algorithm and the Z buffer image rendering algorithm. Acceleration results were achieved in the order of up to 200 thousand, 9 and 1.3 times respectively. Showing the advantages of use FPGA in F+V architecture.-
Descrição: dc.descriptionCom o aumento da complexidade dos algoritmos computacionais, as tecnologias convencionais passaram a apresentar resultados insatisfatórios em relação ao tempo de processamento. Novas tecnologias para aceleração de código surgiram para suprir as desvantagens dos computadores que executam código sequencial, entre elas as FPGAs. Pelo método proposto por Estrin (1960), denominado arquitetura F+V, composta por um processador sequencial e uma FPGA, buscou-se combinar as vantagens de ambas tecnologias ao explorar o paralelismo nos problemas propostos. Este trabalho verificou por meio de ensaios científicos a aceleração obtida por meio desta proposta dos seguintes problemas clássicos: a detecção de números primos, o algoritmo de ordenação bubble sort e o algoritmo de renderização de imagens Zbuffer. Foram obtidos resultados de aceleramento na ordem de até 200 mil, 9 e 1.3 vezes respectivamente. Mostrando assim os benefícios em utilizar as FPGAs em uma arquitetura F+V.-
Formato: dc.formatapplication/pdf-
Idioma: dc.languagept_BR-
Publicador: dc.publisherUniversidade Tecnológica Federal do Paraná-
Publicador: dc.publisherPato Branco-
Publicador: dc.publisherBrasil-
Publicador: dc.publisherDepartamento Acadêmico de Informática-
Publicador: dc.publisherEngenharia de Computação-
Publicador: dc.publisherUTFPR-
Direitos: dc.rightsopenAccess-
Palavras-chave: dc.subjectArranjos de lógica programável em campo-
Palavras-chave: dc.subjectVHDL (Linguagem descritiva de hardware)-
Palavras-chave: dc.subjectAlgorítmos computacionais-
Palavras-chave: dc.subjectField programmable gate arrays-
Palavras-chave: dc.subjectVHDL (Computer hardware description language)-
Palavras-chave: dc.subjectComputer algorithms-
Palavras-chave: dc.subjectCNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO-
Título: dc.titleEnsaios de aceleração computacional de alguns algoritmos clássicos utilizando-se FPGA-
Título: dc.titleComputational acceleration essays of some classical algorithms utilizing FPGA-
Tipo de arquivo: dc.typelivro digital-
Aparece nas coleções:Repositorio Institucional da UTFPR - RIUT

Não existem arquivos associados a este item.