Navegar por:

Arquiteturas de hardware para aceleração de algoritmos de controle preditivo não-linear

Use este link compartilhar ou citar este material: http://educapes.capes.gov.br/handle/capes/903309
Registro completo de metadados
MetadadosDescriçãoIdioma
Autor(es): dc.contributorJacobi, Ricardo Pezzuol-
Autor(es): dc.creatorSampaio, Renato Coral-
Data de aceite: dc.date.accessioned2024-10-23T16:14:25Z-
Data de disponibilização: dc.date.available2024-10-23T16:14:25Z-
Data de envio: dc.date.issued2019-05-17-
Data de envio: dc.date.issued2019-05-17-
Data de envio: dc.date.issued2019-05-17-
Data de envio: dc.date.issued2018-10-25-
Fonte completa do material: dc.identifierhttp://repositorio.unb.br/handle/10482/34629-
Fonte: dc.identifier.urihttp://educapes.capes.gov.br/handle/capes/903309-
Descrição: dc.descriptionTese (doutorado)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Mecânica, 2018.-
Descrição: dc.descriptionO Controle Preditivo Baseado em Modelos (MPC) é uma técnica avançada de controle que vem ganhando espaço tanto na academia quanto na indústria ao longo das últimas décadas. O fato de incorporar restrições em sua lei de controle e de poder ser aplicada tanto para sistemas lineares simples quanto para sistemas não-lineares complexos com múltiplas entradas e múltiplas saídas tornam seu emprego bastante atraente. Porém, seu alto custo computacional muitas vezes impede sua aplicação a sistemas com dinâmicas rápidas, principalmente a sistemas não-lineares embarcados onde há restrições computacionais e de consumo de energia. Baseado nisso, este trabalho se propõe a desenvolver algoritmos e arquiteturas em hardware capazes de viabilizar a aplicação do Controle Preditivo Não-Linear (NMPC) para sistemas embarcados. Duas abordagens são desenvolvidas ao longo do trabalho. A primeira aplica técnicas de aprendizado de máquina utilizando Redes Neurais Artificiais (RNAs) e Máquinas de Vetor de Suporte (SVMs) para criar soluções que aproximam o comportamento do NMPC em hardware. Neste caso, técnicas para o treinamento das RNAs e SVMs são exploradas com o intuito de generalizar uma solução capaz de lidar com uma ampla faixa de referências de controle. Em seguida, arquiteturas de hardware em ponto-flutuante para a implementação de RNAs do tipo RBF (Radial Basis Functions) e SVMs são desenvolvidas juntamente com configurador automático capaz de gerar os códigos VHDL (VHSIC Hardware Description Language) das respectivas arquiteturas baseado nos resultados de treinamento e sua topologia. As arquiteturas resultantes são testadas em um FPGA (Field-Programmable Gate Array) de baixo custo e são capazes de computar soluções em menos de 1 s. Na segunda abordagem, o algoritmo heurístico de Otimização por Enxame de Partículas (PSO), é estudado e adaptado para etapa de busca da sequência de controle ótima do NMPC. Dentre as modificações estão incluídas a adição de funções de penalização para obedecer às restrições de estados do sistema, o aprimoramento da técnica KPSO (Knowledge-Based PSO), denominada KPSO+SS, onde resultados de períodos de soluções de períodos amostragem anteriores são combinados com informações sobre o sinal de controle em estado estacionário e seus valores máximos e mínimos para agilizar a busca pela solução ótima. Mais uma vez, arquiteturas de hardware em ponto-flutuante são desenvolvidas para viabilizar a aplicação do controlador NMPC-PSO a sistemas embarcados. Um gerador de códigos da solução NMPC-PSO é proposto para permitir a aplicação da mesma arquitetura a outros sistemas. Em seguida, a solução é testada para o procedimento de swing-up do pêndulo invertido utilizando uma plataforma hardware-inthe- loop (HIL) e apresentou bom desempenho em tempo-real calculando a solução em menos de 3 ms. Finalmente, a solução NMPC-PSO é validada em um sistema de pêndulos gêmeos e outro sistema de controle de atitudes de um satélite.-
Descrição: dc.descriptionConselho Nacional de Desenvolvimento Científico e Tecnológico (CNPq) e Decanato de Pesquisa e Inovação -(DPI/ UnB).-
Descrição: dc.descriptionModel-based Predictive Control (MPC) is an advanced control technique that has been gaining adoption in industry and the academy along the last few decades. Its ability to incorporate system constraints in the control law and be applied from simple linear systems up to more complex nonlinear systems with multiple inputs and outputs attracts its usage. However, the high computational cost associated with this technique often hinders its use, especially in embedded nonlinear systems with fast dynamics with computational and restrictions. Based on these facts, this work aims to study and develop algorithms and hardware architectures that can enable the application of Nonlinear Model Predictive Control (NMPC) on embedded systems. Two approaches are developed throughout this work. The first one applies machine learning techniques using Artificial Neural Networks (ANNs) and Support Vector Machines (SVMs) to create solutions that approximate the NMPC behavior in hardware. In this case, ANN and SVM training techniques are explored with the aim to generalize the control solution and work on a large range of reference control inputs. Next, floating-point hardware architectures to implement Radial Basis Function ANNs and SVM solutions are developed along with an automatic architectural configuration too, capable of generating the VHDL (VHSIC Hardware Description Language) codes based on the training results and its topology. Resulting architectures are tested on a low-cost FPGA (Field-Programmable Gate Array) and are capable of computing the solution in under 1 s. In a second approach, the Particle Swarm Optimization (PSO), which is a heuristic algorithm, is studied and adapted to perform the optimal control sequence search phase of the NMPC. Among the main optimizations performed are the addition of penalty functions to address the controlled system state constraints, an improved KPSO (Knowledge-Based PSO) technique named KPSO+SS, where results from previous sampling periods are combined with steady-state control information to speed-up the optimal solution search. Hardware architectures with floating-point arithmetic to enable the application of the NMPC-PSO solution on embedded systems are developed. Once again, a hardware description configuration tool is created to allow the architecture to be applied to multiple systems. Then, the solution is applied to a real-time inverted pendulum swing-up procedure tested on a hardware-in-the-loop (HIL) platform. The experiment yielding good performance and control results and was able to compute the solutions in under 3 ms. Finally, the NMPC-PSO solution is further validated performing a swing-up procedure on a Twin Pendulum system and then on a satellite control platform, a system with multiple inputs and outputs-
Formato: dc.formatapplication/pdf-
Direitos: dc.rightsAcesso Aberto-
Direitos: dc.rightsA concessão da licença deste item refere-se ao termo de autorização impresso assinado pelo autor com as seguintes condições: Na qualidade de titular dos direitos de autor da publicação, autorizo a Universidade de Brasília e o IBICT a disponibilizar por meio dos sites www.bce.unb.br, www.ibict.br, http://hercules.vtls.com/cgi-bin/ndltd/chameleon?lng=pt&skin=ndltd sem ressarcimento dos direitos autorais, de acordo com a Lei nº 9610/98, o texto integral da obra disponibilizada, conforme permissões assinaladas, para fins de leitura, impressão e/ou download, a título de divulgação da produção científica brasileira, a partir desta data.-
Palavras-chave: dc.subjectControle preditivo-
Palavras-chave: dc.subjectAlgoritmos de computador-
Palavras-chave: dc.subjectRedes neurais (Computação)-
Palavras-chave: dc.subjectAprendizagem de máquina-
Título: dc.titleArquiteturas de hardware para aceleração de algoritmos de controle preditivo não-linear-
Tipo de arquivo: dc.typelivro digital-
Aparece nas coleções:Repositório Institucional – UNB

Não existem arquivos associados a este item.
Mostrar registro simples do item Visualizar estatísticas

Avaliação