Atenção: Todas as denúncias são sigilosas e sua identidade será preservada.
Os campos nome e e-mail são de preenchimento opcional
Metadados | Descrição | Idioma |
---|---|---|
Autor(es): dc.contributor | Costa, José Camargo da | - |
Autor(es): dc.creator | Pimentel, João Vitor Bernardo | - |
Data de aceite: dc.date.accessioned | 2024-07-22T12:53:58Z | - |
Data de disponibilização: dc.date.available | 2024-07-22T12:53:58Z | - |
Data de envio: dc.date.issued | 2010-04-29 | - |
Data de envio: dc.date.issued | 2010-04-29 | - |
Data de envio: dc.date.issued | 2010-04-29 | - |
Data de envio: dc.date.issued | 2009-08-07 | - |
Fonte completa do material: dc.identifier | http://repositorio.unb.br/handle/10482/4364 | - |
Fonte: dc.identifier.uri | http://educapes.capes.gov.br/handle/capes/813780 | - |
Descrição: dc.description | Dissertação (mestrado)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Elétrica, 2009. | - |
Descrição: dc.description | Este trabalho propõe uma metodologia de descrição de células VLSI analógicas e de sinal misto como blocos de propriedade intelectual (IP). A metodologia foi aplicada em blocos de circuitaria analógica e de sinal misto um conversor tensão-corrente e um conversor analógicodigital, previamente projetados em tecnologia CMOS como estudos de caso. Foram realizadas adaptações aos blocos para se adequarem ao contexto de IPs analógicos e construídos modelos de alto-nível dos circuitos, permitindo avaliar sua funcionalidade sem o conhecimento da topologia interna. Os resultados obtidos dos estudos de caso, principalmente simulações de modelos de alto nível de abstração do circuito, foram analisados para avaliar a metodologia proposta e propôr trabalhos futuros. _________________________________________________________________________________________ ABSTRACT | - |
Descrição: dc.description | This work proposes a methodology for the description of analog and mixed-signal VLSI cells as intellectual property (IP) blocks. The methodology was applied on analog/mixed-signal circuitry blocks - a voltage-to-current converter and an analog-to-digital converter, previously designed in CMOS technology - as study cases. Adaptations were performed in the blocks to make them adequate to an analog IP context, and high-level models of the circuits were built, allowing for assessing their functionality with no knowledge of internal architecture. The achieved results from the study case, especially high abstraction-level simulations, were analysed to evaluate the proposed methodology and to propose future work. | - |
Descrição: dc.description | Faculdade de Tecnologia (FT) | - |
Descrição: dc.description | Departamento de Engenharia Elétrica (FT ENE) | - |
Descrição: dc.description | Programa de Pós-Graduação em Engenharia Elétrica | - |
Formato: dc.format | application/pdf | - |
Direitos: dc.rights | Acesso Aberto | - |
Palavras-chave: dc.subject | Circuitos integrados | - |
Palavras-chave: dc.subject | VHDL (Linguagem descritiva de hardware) | - |
Título: dc.title | Metodologia para descrição de células analógicas como IP | - |
Título: dc.title | Methodology for the description of analog cells as IP | - |
Aparece nas coleções: | Repositório Institucional – UNB |
O Portal eduCAPES é oferecido ao usuário, condicionado à aceitação dos termos, condições e avisos contidos aqui e sem modificações. A CAPES poderá modificar o conteúdo ou formato deste site ou acabar com a sua operação ou suas ferramentas a seu critério único e sem aviso prévio. Ao acessar este portal, você, usuário pessoa física ou jurídica, se declara compreender e aceitar as condições aqui estabelecidas, da seguinte forma: