Atenção: Todas as denúncias são sigilosas e sua identidade será preservada.
Os campos nome e e-mail são de preenchimento opcional
Metadados | Descrição | Idioma |
---|---|---|
Autor(es): dc.contributor | Rocha, Adson Ferreira da | - |
Autor(es): dc.creator | Beserra, Gilmar Silva | - |
Data de aceite: dc.date.accessioned | 2024-07-22T11:27:34Z | - |
Data de disponibilização: dc.date.available | 2024-07-22T11:27:34Z | - |
Data de envio: dc.date.issued | 2011-03-24 | - |
Data de envio: dc.date.issued | 2011-03-24 | - |
Data de envio: dc.date.issued | 2011-03-24 | - |
Data de envio: dc.date.issued | 2004-08 | - |
Fonte completa do material: dc.identifier | http://repositorio.unb.br/handle/10482/7194 | - |
Fonte: dc.identifier.uri | http://educapes.capes.gov.br/handle/capes/780848 | - |
Descrição: dc.description | Dissertação (mestrado)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Elétrica, 2008. | - |
Descrição: dc.description | Neste trabalho foram projetados e implementados uma memória ROM de 256 bits, uma memória RAM de 128 bits e um banco com 16 registradores de 16 bits, em tecnologia CMOS 0.35 m, como veículos de validação preliminar de uma arquitetura contendo 2kB de ROM e 8 kB de RAM. Tais estruturas integram um Sistema em Chip (SoC) para comunicação sem fio em um sistema de controle de irrigação. Foram desenvolvidos os projetos arquitetural, elétrico e físico das unidades anteriormente citadas utilizando técnicas de projeto orientado à testabilidade. Esses módulos foram projetados e simulados utilizando ferramentas do CADENCE e atenderam às especificações previamente definidas. Após validadas, as estruturas foram enviadas para fabricação. _________________________________________________________________________________ ABSTRACT | - |
Descrição: dc.description | A 256-bit ROM, a 128-bit RAM, and a bank of sixteen 16-bit registers were implemented in a 0.35 m CMOS technology. The ROM and RAM memory capacity will be expanded to 2kBytes and 8 kBytes in order to integrate a System on Chip (SoC) for irrigation control on crops. An architecture that integrates and expands the memory according to a 16-bit RISC microprocessor datapath was also proposed. Design for Testability (DFT) techniques were also used. After simulation and validation with the CADENCE framework, the circuits were sent to fabrication. | - |
Descrição: dc.description | Faculdade de Tecnologia (FT) | - |
Descrição: dc.description | Departamento de Engenharia Elétrica (FT ENE) | - |
Descrição: dc.description | Programa de Pós-Graduação em Engenharia Elétrica | - |
Formato: dc.format | application/pdf | - |
Direitos: dc.rights | Acesso Aberto | - |
Palavras-chave: dc.subject | Circuitos eletrônicos | - |
Palavras-chave: dc.subject | Sistemas de comunicação sem fio | - |
Título: dc.title | Projeto de estruturas de armazenamento digital em um SoC para controle de irrigação | - |
Aparece nas coleções: | Repositório Institucional – UNB |
O Portal eduCAPES é oferecido ao usuário, condicionado à aceitação dos termos, condições e avisos contidos aqui e sem modificações. A CAPES poderá modificar o conteúdo ou formato deste site ou acabar com a sua operação ou suas ferramentas a seu critério único e sem aviso prévio. Ao acessar este portal, você, usuário pessoa física ou jurídica, se declara compreender e aceitar as condições aqui estabelecidas, da seguinte forma: