Atenção:
O eduCAPES é um repositório de objetos educacionais, não sendo responsável por materiais de terceiros submetidos na plataforma. O usuário assume ampla e total responsabilidade quanto à originalidade, à titularidade e ao conteúdo, citações de obras consultadas, referências e outros elementos que fazem parte do material que deseja submeter. Recomendamos que se reporte diretamente ao(s) autor(es), indicando qual parte do material foi considerada imprópria (cite página e parágrafo) e justificando sua denúncia.
Caso seja o autor original de algum material publicado indevidamente ou sem autorização, será necessário que se identifique informando nome completo, CPF e data de nascimento. Caso possua uma decisão judicial para retirada do material, solicitamos que informe o link de acesso ao documento, bem como quaisquer dados necessários ao acesso, no campo abaixo.
Todas as denúncias são sigilosas e sua identidade será preservada. Os campos nome e e-mail são de preenchimento opcional. Porém, ao deixar de informar seu e-mail, um possível retorno será inviabilizado e/ou sua denúncia poderá ser desconsiderada no caso de necessitar de informações complementares.
Metadados | Descrição | Idioma |
---|---|---|
Autor(es): dc.contributor | Font, Carlos Henrique Illa | - |
Autor(es): dc.contributor | Assef, Amauri Amorin | - |
Autor(es): dc.contributor | Font, Carlos Henrique Illa | - |
Autor(es): dc.contributor | Kaster, Mauricio dos Santos | - |
Autor(es): dc.contributor | Casaro, Marcio Mendes | - |
Autor(es): dc.creator | Chavez, Lucas Felipe Kochanovecz | - |
Data de aceite: dc.date.accessioned | 2022-02-21T22:21:25Z | - |
Data de disponibilização: dc.date.available | 2022-02-21T22:21:25Z | - |
Data de envio: dc.date.issued | 2020-11-18 | - |
Data de envio: dc.date.issued | 2020-11-18 | - |
Data de envio: dc.date.issued | 2019-03-29 | - |
Fonte completa do material: dc.identifier | http://repositorio.utfpr.edu.br/jspui/handle/1/16243 | - |
Fonte: dc.identifier.uri | http://educapes.capes.gov.br/handle/capes/673332 | - |
Descrição: dc.description | This term paper presents a study about multilevel voltage inverters focusing on Cascaded-H-Bridge multilevel inverters. The research will show its basic concepts as well as the main strategies regarding PWM sinusoidal modulations. This work led to the development of a modular full bridge inverter with power up to 100W and controlled by a reconfigurable logic device (FPGA). This device can be connected to several other modules in a cascaded arrangement, in order to increase the output voltage levels or in parallel to increase the number of phases. The model of this inverter was simulated on Simulink environment, part of MatLab toolsuite, and showed different output waves for some of the possible combinations between the modules. The algorithm that controls the semiconductor switches of each bridge was developed in the Quartus II software and was validated through ModelSim Altera simulator. This study was embedded in a Terasic DE0-Nano development kit containing an Altera Cyclone IV FPGA. The modules validation was done through comparative analysis between the results obtained via simulation and bench tests. All this research done possible the construction of a compact and versatile prototype that is simple to use and presents application examples such as frequency inverter, soft start and modulation level control via potentiometer. Therefore, this study will add knowledge regarding multilevel voltage inverters on an academic level. | - |
Descrição: dc.description | Este trabalho apresenta um estudo a respeito dos inversores multiníveis de tensão, enfatizando o inversor multinível ponte H em cascata (Cascaded H-Bridge - CHB). Exibindo seus conceitos e premissas básicos, bem como as principais estratégias de modulações PWM (Pulse-Width Modulation) senoidal, culminando no desenvolvimento de um inversor em ponte completa modular, com potência individual de até 100W, controlado por dispositivo com lógica reconfigurável, FPGA (Field Programmable Gate Array), o qual pode ser conectado a outros módulos em cascata para aumento da quantidade de níveis de tensão de saída ou em paralelo para o acréscimo do número de fases. O modelo do inversor foi simulado no ambiente Simulink do software MatLab exibindo diferentes ondas de saída para algumas dos possíveis arranjos entre os módulos. O algoritmo de controle das chaves semicondutoras de cada ponte foi elaborado com o software Quartus II, sendo validado através do simulador ModelSim Altera, o qual foi embarcado no kit de desenvolvimento DE0-Nano contendo uma FPGA Altera Cyclone IV. A validação dos módulos foi realizada através de análises comparativas entre os resultados obtidos em simulação e nos testes em bancada, chegando em um protótipo versátil e compacto, com uma metodolgia didática e de simples utilização, exibindo exemplos de aplicações, como inversão de frequência, partida suave e controle do índice de modulação por potênciômetro, acrescentando, desta forma, para o ambiente acadadêmico a respeito dos estudos e pesquisas dos inversores multiníveis. | - |
Formato: dc.format | application/pdf | - |
Idioma: dc.language | pt_BR | - |
Publicador: dc.publisher | Universidade Tecnológica Federal do Paraná | - |
Publicador: dc.publisher | Ponta Grossa | - |
Publicador: dc.publisher | Brasil | - |
Publicador: dc.publisher | Departamento de Engenharia Elétrica | - |
Publicador: dc.publisher | Engenharia Elétrica | - |
Publicador: dc.publisher | UTFPR | - |
Direitos: dc.rights | openAccess | - |
Palavras-chave: dc.subject | Modulação (Eletrônica) | - |
Palavras-chave: dc.subject | Dispositivos de lógica programável | - |
Palavras-chave: dc.subject | Inversores elétricos | - |
Palavras-chave: dc.subject | Software de aplicação | - |
Palavras-chave: dc.subject | Eletrônica de potência | - |
Palavras-chave: dc.subject | Modulation (Electronics) | - |
Palavras-chave: dc.subject | Programmable logic devices | - |
Palavras-chave: dc.subject | Electric inverters | - |
Palavras-chave: dc.subject | Application software | - |
Palavras-chave: dc.subject | Power electronics | - |
Palavras-chave: dc.subject | CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA | - |
Título: dc.title | Estudo e implementação de inversor multinível modular configurável controlado por FPGA para aplicações de ensino e pesquisa | - |
Título: dc.title | Study and implementation of FPGA-controlled configurable modular multilevel inverter for teaching and research applications | - |
Tipo de arquivo: dc.type | livro digital | - |
Aparece nas coleções: | Repositorio Institucional da UTFPR - RIUT |
O Portal eduCAPES é oferecido ao usuário, condicionado à aceitação dos termos, condições e avisos contidos aqui e sem modificações. A CAPES poderá modificar o conteúdo ou formato deste site ou acabar com a sua operação ou suas ferramentas a seu critério único e sem aviso prévio. Ao acessar este portal, você, usuário pessoa física ou jurídica, se declara compreender e aceitar as condições aqui estabelecidas, da seguinte forma: