Atenção: Todas as denúncias são sigilosas e sua identidade será preservada.
Os campos nome e e-mail são de preenchimento opcional
Metadados | Descrição | Idioma |
---|---|---|
Autor(es): dc.contributor | Cunha, Marcio Rodrigues da | - |
Autor(es): dc.contributor | Monteiro, André Luiz Regis | - |
Autor(es): dc.contributor | Brolin, Leandro Castilho | - |
Autor(es): dc.contributor | Cunha, Marcio Rodrigues da | - |
Autor(es): dc.creator | Silva, Guilherme Augusto Paschoal da | - |
Data de aceite: dc.date.accessioned | 2022-02-21T22:08:58Z | - |
Data de disponibilização: dc.date.available | 2022-02-21T22:08:58Z | - |
Data de envio: dc.date.issued | 2021-02-23 | - |
Data de envio: dc.date.issued | 2021-02-23 | - |
Data de envio: dc.date.issued | 2019-11-28 | - |
Fonte completa do material: dc.identifier | http://repositorio.utfpr.edu.br/jspui/handle/1/24374 | - |
Fonte: dc.identifier.uri | http://educapes.capes.gov.br/handle/capes/668761 | - |
Descrição: dc.description | The scope of this paper is the development of artificial neural network in hardware, to solve problems of pattern recognition and classification, using VHDL. Two different networks were implemented, with the objective of showing two topologies and different activation function. Firstly, the project was developed and trained in software using MATLAB®. After the training of both networks and the acquisition of the parameters of weight and bias, started the implementation in hardware, using the same processing flow as in software. The circuit description of both ANNs was made using the trough parallel concept. After the implementation, simulations and comparative tests were made between the sequential implementation in MATLAB® and the parallel in VHDL. The two described networks had the same hit rate as those in software, but with a faster execution time and with little hardware resource utilization. | - |
Descrição: dc.description | O escopo deste trabalho é o desenvolvimento de RNAs em hardware, para resolver problemas de reconhecimento e classificação de padrões, utilizando a linguagem de descrição VHDL. Duas redes diferentes foram implementadas, com objetivo de abordar topologias distintas com diferentes funções de ativação. Primeiramente o projeto foi desenvolvido e treinado em software, utilizando o MATLAB®. Após o treinamento de ambas as redes e com a aquisição dos parâmetros de pesos e bias, partiu-se para a implementação em hardware, utilizando o mesmo fluxo de processamento que em software. A descrição do circuito de ambas as RNAs foram feitas utilizando o conceito totalmente paralelo. Após a implementação, realizou-se simulações e testes comparativos entre a implementação sequencial no MATLAB® e a paralela em VHDL. As duas redes descritas tiveram a mesma taxa de acerto que as em software, porém com um tempo mais rápido de execução e com pouco recurso de hardware utilizado. | - |
Formato: dc.format | application/pdf | - |
Idioma: dc.language | pt_BR | - |
Publicador: dc.publisher | Universidade Tecnológica Federal do Paraná | - |
Publicador: dc.publisher | Campo Mourao | - |
Publicador: dc.publisher | Brasil | - |
Publicador: dc.publisher | Departamento Acadêmico de Eletrônica | - |
Publicador: dc.publisher | Engenharia Eletrônica | - |
Publicador: dc.publisher | UTFPR | - |
Direitos: dc.rights | openAccess | - |
Palavras-chave: dc.subject | Sistemas de reconhecimento de padrões | - |
Palavras-chave: dc.subject | VHDL (Linguagem descritiva de hardware) | - |
Palavras-chave: dc.subject | Redes neurais (Computação) | - |
Palavras-chave: dc.subject | Arranjos de lógica programável em campo | - |
Palavras-chave: dc.subject | Pattern recognition systems | - |
Palavras-chave: dc.subject | VHDL (Computer hardware description language) | - |
Palavras-chave: dc.subject | Neural networks (Computer science) | - |
Palavras-chave: dc.subject | Field programmable gate arrays | - |
Palavras-chave: dc.subject | CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA::ELETRONICA INDUSTRIAL, SISTEMAS E CONTROLES ELETRONICOS | - |
Título: dc.title | Implementação de redes neurais artificiais utilizando VHDL para aplicações em reconhecimento e classificação de padrões | - |
Tipo de arquivo: dc.type | livro digital | - |
Aparece nas coleções: | Repositorio Institucional da UTFPR - RIUT |
O Portal eduCAPES é oferecido ao usuário, condicionado à aceitação dos termos, condições e avisos contidos aqui e sem modificações. A CAPES poderá modificar o conteúdo ou formato deste site ou acabar com a sua operação ou suas ferramentas a seu critério único e sem aviso prévio. Ao acessar este portal, você, usuário pessoa física ou jurídica, se declara compreender e aceitar as condições aqui estabelecidas, da seguinte forma: