Atenção: Todas as denúncias são sigilosas e sua identidade será preservada.
Os campos nome e e-mail são de preenchimento opcional
Metadados | Descrição | Idioma |
---|---|---|
Autor(es): dc.contributor | Neves Junior, Paulo de Tarso | - |
Autor(es): dc.creator | Braggio, Almir Augusto | - |
Data de aceite: dc.date.accessioned | 2022-02-21T22:08:06Z | - |
Data de disponibilização: dc.date.available | 2022-02-21T22:08:06Z | - |
Data de envio: dc.date.issued | 2020-11-18 | - |
Data de envio: dc.date.issued | 2020-11-18 | - |
Data de envio: dc.date.issued | 2014-02-21 | - |
Fonte completa do material: dc.identifier | http://repositorio.utfpr.edu.br/jspui/handle/1/15817 | - |
Fonte: dc.identifier.uri | http://educapes.capes.gov.br/handle/capes/668440 | - |
Descrição: dc.description | A FPGA (Field Programmable Gate Array) is a programmable logic device usually based on volatile memory that requires a configuration basically described by an HDL editor (Hardware Description Language) and ensure its correct operation. In this study, the objective is to answer basic questions related to the configuration, from the perspective of hardware, such as schemas and configuration modes (active and passive), pins configuration and solutions (memories) in order to generate knowledge directed to the development of a simple and practical application of a PCB (Printed Circuit Board). It's expected to build a board with Altera® FPGA containing two forms of configuration (JTAG and Active Serial mode) and simple features, similar to basic kits of development already existed. | - |
Descrição: dc.description | Um FPGA (Field Programmable Gate Array) é um dispositivo lógico programável geralmente baseado em memória volátil que necessita de uma configuração basicamente descrita por um editor HDL (Hardware Description Language) e que garantirá o seu correto funcionamento. Neste trabalho, objetiva-se responder questões básicas relacionadas a esta configuração, na perspectiva de hardware, como modos e esquemas de configuração (ativo e passivo), pinos de configuração e soluções existentes (memórias), de forma a gerar um conhecimento direcionado para o desenvolvimento de uma aplicação simples e funcional de uma PCB (Printed Circuit Board). Prevê-se a construção de uma placa com FPGA Altera® contendo duas formas de configuração (JTAG e modo ativo serial) e funcionalidades simples, semelhantes a kits básicos de desenvolvimento existentes. | - |
Formato: dc.format | application/pdf | - |
Idioma: dc.language | pt_BR | - |
Publicador: dc.publisher | Universidade Tecnológica Federal do Paraná | - |
Publicador: dc.publisher | Toledo | - |
Palavras-chave: dc.subject | Circuitos integrados | - |
Palavras-chave: dc.subject | Microeletrônica | - |
Palavras-chave: dc.subject | Circuitos impressos | - |
Palavras-chave: dc.subject | Arranjos de lógica programável em campo | - |
Palavras-chave: dc.subject | Integrated circuits | - |
Palavras-chave: dc.subject | Microelectronics | - |
Palavras-chave: dc.subject | Printed circuits | - |
Palavras-chave: dc.subject | Field programmable gate arrays | - |
Palavras-chave: dc.subject | Engenharia Eletrônica | - |
Título: dc.title | FPGA: processo de configuração com desenvolvimento de protótipo em placa de circuito impresso | - |
Tipo de arquivo: dc.type | livro digital | - |
Aparece nas coleções: | Repositorio Institucional da UTFPR - RIUT |
O Portal eduCAPES é oferecido ao usuário, condicionado à aceitação dos termos, condições e avisos contidos aqui e sem modificações. A CAPES poderá modificar o conteúdo ou formato deste site ou acabar com a sua operação ou suas ferramentas a seu critério único e sem aviso prévio. Ao acessar este portal, você, usuário pessoa física ou jurídica, se declara compreender e aceitar as condições aqui estabelecidas, da seguinte forma: