Atenção: Todas as denúncias são sigilosas e sua identidade será preservada.
Os campos nome e e-mail são de preenchimento opcional
Metadados | Descrição | Idioma |
---|---|---|
Autor(es): dc.contributor | Assef, Amauri Amorin | - |
Autor(es): dc.contributor | Assef, Amauri Amorin | - |
Autor(es): dc.contributor | Ruseler, Adriano | - |
Autor(es): dc.contributor | Romanelli, Eduardo Felix Ribeiro | - |
Autor(es): dc.creator | Pinto, Camila Scotti | - |
Autor(es): dc.creator | Avuka, Josué Rosa de | - |
Autor(es): dc.creator | Pinto, Kaique Tonetti | - |
Data de aceite: dc.date.accessioned | 2022-02-21T21:58:57Z | - |
Data de disponibilização: dc.date.available | 2022-02-21T21:58:57Z | - |
Data de envio: dc.date.issued | 2020-11-10 | - |
Data de envio: dc.date.issued | 2020-11-10 | - |
Data de envio: dc.date.issued | 2018-03-13 | - |
Fonte completa do material: dc.identifier | http://repositorio.utfpr.edu.br/jspui/handle/1/8237 | - |
Fonte: dc.identifier.uri | http://educapes.capes.gov.br/handle/capes/665144 | - |
Descrição: dc.description | This work shows a study about the main topologies of multilevel voltage inverters and of different PWM (Pulse Width Modulation) modulation strategies for developing a cascaded H-bridge multilevel inverter with nine voltage levels, controlled by (Field Programmable Gate Array) for academic and educational use. To observe the inverter’s behavior for the four chosen modulation strategies were implemented different models (one for each modulation strategy) using Matlab Simulink. Each of the modulation strategies were simulated with the indices 0.25, 0.5, 0.75 and 1.Using the Quartus II software, the code written in VHDL language was implemented in the FPGA Altera Cyclone IV device contained in the DE0-nano board. In order to validate the PWM signals, the software ModelSim was used and then applied to the prototype boards developed in a previous Trabalho de Conclusão de Curso (TCC) on Universidade Tecnológica Federal do Paraná (UTFPR). The simulated and experimental results of the PWM signals for the different modulation and load indexes confirm that this work actually explores a viable and didactic alternative for the study of inverters with 9 with power up to 250 W. | - |
Descrição: dc.description | Este trabalho apresenta o estudo sobre as principais topologias de conversores multiníveis de tensão e estratégias de modulações PWM (Pulse-Width Modulation) para o desenvolvimento de um inversor multinível ponte H em cascata com nove níveis de tensão, controlado por dispositivo FPGA (Field Programmable Gate Array) para uso acadêmico e didático. Para poder observar o comportamento do inversor para as quatro diferentes estratégias de modulação escolhidas foram implementados diferentes modelos (um para cada modulação) utilizando a ferramenta Simulink do Matlab. Cada uma das estratégias de modulação foi simulada com os índices 0.25, 0.5, 0.75 e 1. Através do software Quartus II, foi realizada a programação na linguagem VHDL para implementação no dispositivo FPGA Altera Cyclone IV contido na placa DE0-nano. Para que fosse possível realizar a validação dos sinais PWM, foi utilizado o software ModelSim e em seguida aplicados às placas protótipos desenvolvida em um Trabalho de Conclusão de Curso (TCC) anterior na Universidade Tecnológica Federal do Paraná (UTFPR). Os resultados simulados e experimentais dos sinais PWM para os diferentes índices de modulação e cargas confirmam que este trabalho de fato explora uma alternativa viável e didática para o estudo de inversores com 9 com potência de até 250 W. | - |
Formato: dc.format | application/pdf | - |
Idioma: dc.language | pt_BR | - |
Publicador: dc.publisher | Universidade Tecnológica Federal do Paraná | - |
Publicador: dc.publisher | Curitiba | - |
Publicador: dc.publisher | Brasil | - |
Publicador: dc.publisher | Curso de Engenharia de Controle e Automação | - |
Publicador: dc.publisher | UTFPR | - |
Direitos: dc.rights | openAccess | - |
Palavras-chave: dc.subject | Eletrônica de potência | - |
Palavras-chave: dc.subject | Inversores elétricos | - |
Palavras-chave: dc.subject | VHDL (Linguagem descritiva de hardware) | - |
Palavras-chave: dc.subject | Modulação (Eletrônica) | - |
Palavras-chave: dc.subject | Engenharia elétrica | - |
Palavras-chave: dc.subject | Power electronics | - |
Palavras-chave: dc.subject | Electric inverters | - |
Palavras-chave: dc.subject | VHDL (Computer hardware description language) | - |
Palavras-chave: dc.subject | Modulation (Electronics) | - |
Palavras-chave: dc.subject | Power electronics | - |
Palavras-chave: dc.subject | CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA | - |
Título: dc.title | Implementação de um inversor de 9 níveis monofásico controlado por dispositivo FPGA | - |
Título: dc.title | Implementation of a single-phase nine levels inverter controlled by a FPGA | - |
Tipo de arquivo: dc.type | livro digital | - |
Aparece nas coleções: | Repositorio Institucional da UTFPR - RIUT |
O Portal eduCAPES é oferecido ao usuário, condicionado à aceitação dos termos, condições e avisos contidos aqui e sem modificações. A CAPES poderá modificar o conteúdo ou formato deste site ou acabar com a sua operação ou suas ferramentas a seu critério único e sem aviso prévio. Ao acessar este portal, você, usuário pessoa física ou jurídica, se declara compreender e aceitar as condições aqui estabelecidas, da seguinte forma: