Implementação do algoritmo Radix-2 para cálculo da FFT em FPGA

Registro completo de metadados
MetadadosDescriçãoIdioma
Autor(es): dc.contributorBertotti, Fabio Luiz-
Autor(es): dc.contributorBertotti, Fabio Luiz-
Autor(es): dc.contributorGuarneri, Giovanni Alfredo-
Autor(es): dc.contributorCosta, Jean Patric da-
Autor(es): dc.creatorBarbosa, Callebe Soares-
Data de aceite: dc.date.accessioned2022-02-21T21:36:09Z-
Data de disponibilização: dc.date.available2022-02-21T21:36:09Z-
Data de envio: dc.date.issued2020-11-17-
Data de envio: dc.date.issued2020-11-17-
Data de envio: dc.date.issued2018-11-22-
Fonte completa do material: dc.identifierhttp://repositorio.utfpr.edu.br/jspui/handle/1/14923-
Fonte: dc.identifier.urihttp://educapes.capes.gov.br/handle/capes/656298-
Descrição: dc.descriptionThe objective of this work is the development of a specific hardware for the calculation of Fast Fourier Transform (FFT), based on the implementation of the Radix-2 algorithm in FPGA, using parallelism to increase the computational efficiency. This work introduce the main concepts about FFT, the Radix-2 algorithm, the CORDIC algorithm, and the project of parameters that maximize the performance of these algorithms. The device chosen for FFT implementation is the ZynqBerry - TE0726, which has an FPGA of the Zynq-700 family.0. Two FFT architectures are implemented in this work; the first FFT has 16 points, and is computed with only 12 cycles of textit clock, achieving a SQNR performance of 52dB. The second FFT has 1024 points, and is computed with 1728 clock cycles, achieving a SQNR performance of 41dB. At the end it is possible to understand how an FFT is designed and implemented in an advantageous environment such as the FPGA.-
Descrição: dc.descriptionO presente trabalho aborda o desenvolvimento de um hardware dedicado ao cálculo da Transformada Rápida de Fourier (FFT), a partir da implementação do algoritmo Radix-2 em uma FPGA, conferindo paralelismo a fim aumentar a eficiência no cômputo da FFT. Para isso, são introduzidos os conceitos principais sobre a FFT, o algoritmo Radix-2, o algoritmo CORDIC, e o projeto de parâmetros que maximizam o desempenho desses algoritmos. O dispositivo escolhido para implementação é o ZynqBerry - TE0726, o qual é equipado com a FPGA da família Zynq-700. Neste trabalho são implementadas duas arquiteturas de FFT. A primeira FFT possui 16 pontos, e é computada com apenas 12 ciclos de clock, atingindo um desempenho de SQNR de 52dB. A segunda FFT possui 1024 pontos, e é computada com 1728 ciclos clock, atingindo um desempenho SQNR de 41dB. Ao final deste trabalho é possível compreender como é projetado e implementado uma FFT de bom desempenho, em um ambiente vantajoso como a FPGA.-
Formato: dc.formatapplication/pdf-
Idioma: dc.languagept_BR-
Publicador: dc.publisherUniversidade Tecnológica Federal do Paraná-
Publicador: dc.publisherPato Branco-
Publicador: dc.publisherBrasil-
Publicador: dc.publisherDepartamento Acadêmico de Elétrica-
Publicador: dc.publisherEngenharia Elétrica-
Publicador: dc.publisherUTFPR-
Direitos: dc.rightsopenAccess-
Palavras-chave: dc.subjectFourier, Transformadas de-
Palavras-chave: dc.subjectAlgorítmos-
Palavras-chave: dc.subjectArquitetura de rede de computador-
Palavras-chave: dc.subjectProcessamento de imagens-
Palavras-chave: dc.subjectFourier transformations-
Palavras-chave: dc.subjectAlgorithms-
Palavras-chave: dc.subjectComputer network architectures-
Palavras-chave: dc.subjectImage processing-
Palavras-chave: dc.subjectCNPQ::ENGENHARIAS::ENGENHARIA ELETRICA-
Título: dc.titleImplementação do algoritmo Radix-2 para cálculo da FFT em FPGA-
Título: dc.titleImplementation of the Radix-2 algorithm for the calculation of FFT in FPGA-
Tipo de arquivo: dc.typelivro digital-
Aparece nas coleções:Repositorio Institucional da UTFPR - RIUT

Não existem arquivos associados a este item.