Atenção: Todas as denúncias são sigilosas e sua identidade será preservada.
Os campos nome e e-mail são de preenchimento opcional
Metadados | Descrição | Idioma |
---|---|---|
Autor(es): dc.contributor | Costa, Jean Patric da | - |
Autor(es): dc.contributor | Carati, Emerson Giovani | - |
Autor(es): dc.contributor | Costa, Jean Patric da | - |
Autor(es): dc.contributor | Carati, Emerson Giovani | - |
Autor(es): dc.contributor | Denardin, Gustavo Weber | - |
Autor(es): dc.contributor | Bertotti, Fabio Luiz | - |
Autor(es): dc.creator | Sousa, Gabriel Gomes de | - |
Data de aceite: dc.date.accessioned | 2022-02-21T21:25:34Z | - |
Data de disponibilização: dc.date.available | 2022-02-21T21:25:34Z | - |
Data de envio: dc.date.issued | 2020-11-17 | - |
Data de envio: dc.date.issued | 2020-11-17 | - |
Data de envio: dc.date.issued | 2016-12-12 | - |
Fonte completa do material: dc.identifier | http://repositorio.utfpr.edu.br/jspui/handle/1/14585 | - |
Fonte: dc.identifier.uri | http://educapes.capes.gov.br/handle/capes/652365 | - |
Descrição: dc.description | One challenge that arises when studying dynamic systems is the eventual unfeasibility of experimentation using the real system. In this sense, the simulation of these systems becomes a convenient solution, however limited. Such limitation is due to the finite resources of the machine that performs the simulation and that is aggravated when the mathematical model used is detailed (high order) or requires a small time resolution along with a long simulation time. One way to alleviate the resource limitation problem is to use the HIL technique, where the behavior of the real system is reproduced by an embedded system. However this solution becomes impractical when the number of mathematical operations, in a given period of time, exceeds the capacity of the DSP or microcontroller used to emulate the system. Given this problem, an architecture was developed for an FPGA device that acts as a coprocessor, helping a DSP to perform a large number of mathematical operations in a short period of time, allowing the limits for emulation, utilized embedded systems, to be extended . This architecture is in charge of performing the matrix operations required by the state space representation, whereas the DSP is only responsible for generating the input signal from an analog signal and transforming the received digital signal into an analog signal. | - |
Descrição: dc.description | Um desafio que surge ao estudar sistemas dinâmicos é a eventual inviabilidade da experimentação utilizando o sistema real. Neste sentido, a simulação destes sistemas se torna uma solução conveniente, no entanto limitada. Tal limitação se deve aos recursos finitos da máquina que executa a simulação e que se agrava quando o modelo matemático utilizado é detalhado (ordem elevada) ou requer uma resolução de tempo pequena junto com um tempo de simulação longo. Uma forma de amenizar o problema de limitação de recursos, é a utilização da técnica de Hardware-in-the-Loop, onde o comportamento do sistema real é reproduzido por um sistema embarcado. Porém esta solução se torna impraticável quando o número operações matemáticas, em um dado perı́odo de tempo, excede a capacidade do Digital Signal Processor (DSP) ou microcontrolador encarregado de emular o sistema. Dado este problema, foi desenvolvida uma arquitetura para um dispositivo FPGA que atua como um coprocessador, auxiliando um DSP a efetuar um grande número de operações matemáticas em um curto perı́odo de tempo, permitindo que os limites para a emulação, utilizado sistemas embarcados, sejam estendidos. Esta arquitetura é encarregada de efetuar as operações matriciais exigidas pela representação em espaço de estado, enquanto que o DSP é responsável apenas por gerar o sinal de entrada a partir de um sinal analógico e transformar o sinal digital recebido em um sinal analógico. | - |
Formato: dc.format | application/pdf | - |
Idioma: dc.language | pt_BR | - |
Publicador: dc.publisher | Universidade Tecnológica Federal do Paraná | - |
Publicador: dc.publisher | Pato Branco | - |
Publicador: dc.publisher | Brasil | - |
Publicador: dc.publisher | Departamento Acadêmico de Informática | - |
Publicador: dc.publisher | Engenharia de Computação | - |
Publicador: dc.publisher | UTFPR | - |
Direitos: dc.rights | openAccess | - |
Palavras-chave: dc.subject | Sistemas dinâmicos diferenciais | - |
Palavras-chave: dc.subject | Dispositivos de lógica programável | - |
Palavras-chave: dc.subject | Sistemas de computação | - |
Palavras-chave: dc.subject | Differentiable dynamical systems | - |
Palavras-chave: dc.subject | Programmable logic devices | - |
Palavras-chave: dc.subject | Computer systems | - |
Palavras-chave: dc.subject | CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO::SISTEMAS DE COMPUTACAO::ARQUITETURA DE SISTEMAS DE COMPUTACAO | - |
Título: dc.title | Desenvolvimento de uma plataforma experimental de emulação em tempo real de sistemas dinâmicos através de dispositivo FPGA | - |
Tipo de arquivo: dc.type | livro digital | - |
Aparece nas coleções: | Repositorio Institucional da UTFPR - RIUT |
O Portal eduCAPES é oferecido ao usuário, condicionado à aceitação dos termos, condições e avisos contidos aqui e sem modificações. A CAPES poderá modificar o conteúdo ou formato deste site ou acabar com a sua operação ou suas ferramentas a seu critério único e sem aviso prévio. Ao acessar este portal, você, usuário pessoa física ou jurídica, se declara compreender e aceitar as condições aqui estabelecidas, da seguinte forma: