Morphological Image Reconstruction Implementation Using a Hardware-Software Approach in FPGA

Registro completo de metadados
MetadadosDescriçãoIdioma
Autor(es): dc.contributorJacobi, Ricardo Pezzuol-
Autor(es): dc.contributorLlanos Quintero, Carlos Humberto-
Autor(es): dc.creatorCabral, Felipe Regis Gonçalves-
Data de aceite: dc.date.accessioned2021-10-14T17:36:38Z-
Data de disponibilização: dc.date.available2021-10-14T17:36:38Z-
Data de envio: dc.date.issued2021-08-17-
Data de envio: dc.date.issued2021-08-17-
Data de envio: dc.date.issued2021-08-17-
Data de envio: dc.date.issued2018-06-20-
Fonte completa do material: dc.identifierhttps://repositorio.unb.br/handle/10482/41755-
Fonte: dc.identifier.urihttp://educapes.capes.gov.br/handle/capes/611981-
Descrição: dc.descriptionDissertação (mestrado) — Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Mecânica, 2018.-
Descrição: dc.descriptionA presente dissertação de mestrado implementa um algoritmo de reconstrução morfológica de imagens com uma abordagem hardware/software utilizando um sistema embarcado em FPGA. A parte de hardware foi desenvolvida em VHDL em uma FPGA da família Cyclone R V da Al- tera que possui um processador ARM R CortexTM A9 no mesmo chip, possibilitando a execução da parte de software em linguagem C. O algoritmo em si recebe como entrada duas imagens chamadas marker e mask, e entrega como saída uma imagem que é a reconstrução morfológica baseada no conteúdo das duas. Este trabalho implementa o algoritmo através de uma estraté- gia de particionamento de imagem em imagens menores, executando a versão sequencial (SR) do algoritmo em hardware simultaneamente à reconstrução usando fila nas fronteiras das sub- imagens em software. A proposta do trabalho é a utilização de propriedades inerentes à imple- mentações em hardware, como a paralelização e alto desempenho, em conjunto com a flexibili- dade e rapidez de um projeto de software para alcançar uma solução final que ao mesmo tempo possua um bom desempenho, tendo em vista as limitações de um sistema embarcado com pouca memória, e ofereça uma solução final flexível, permitindo ao usuário escolher o tamanho da imagem a ser processada via software. A arquitetura do hardware roda em frequência de 150 Mhz, utiliza protocolo Avalon para se comunicar, possui uma memória DDR3 externa de 1GB para armazenamento temporário das imagens e está conectado a um processador ARM Cortex- A9 através de um barramento AMBA R AXI3. A parte de software roda nesse processador a 925 Mhz e possui outra memória DDR3 de 1GB. O programa primeiro configura os registradores internos do hardware de acordo com os parâmetros escolhidos (tamanho da imagem, endereço de memória das imagens entre outros), ordena o hardware a realizar o algoritmo de recon- strução morfológica diversas vezes em imagens menores e depois executa a propagação do algoritmo entre as bordas dessas sub-imagens processadas pelo hardware. Como método de verificação funcional da solução, as imagens resultantes foram comparadas com as produzidas pelo MATLAB R . A melhor solução proposta por este trabalho alcançou uma melhoria em torno de 2x em comparação com a melhor solução teórica possível do algoritmo de reconstrução mor- fológica sequencial (SR) implementado em um hardware de 150 Mhz, uma melhoria de até 12x em relação ao algoritmo de reconstrução morfológica Fast Hybrid (FH) proposto por Vincent [1] rodando em um ARM R CortexTM A9 e uma melhoria de até 2x em comparação com o mesmo al- goritmo rodando em uma CPU Intel R CoreTM i5. Os testes finais para validar a solução mostram resultados corretos para imagens em escala de cinza com resolução de 8 bits de até 8192x8192 pixels (imagens 8k). Até onde se sabe, este é a primeira implementação hardware/software do algoritmo de reconstrução morfológica de imagens descrito na literatura.-
Descrição: dc.descriptionThis MSc dissertation implements a morphological image reconstruction algorithm using a hard- ware/software approach in an FPGA based embedded system. The hardware part was devel- oped in VHDL in a Cyclone R V FPGA from Altera that has an ARM R CortexTM A9 processor in the same chip, allowing the execution of the software part in C language. The algorithm itself receives as input two images, called marker and mask, and generates as output a morpholog- ically reconstructed image based on the content of the two inputs. This work implements the algorithm through a strategy of image partition, executing a sequential reconstruction version (SR) in hardware together to a reconstruction using a queue of pixels on the boundary of the sub-images in software. The purpose of this work is to use inherent hardware implementation properties, like parallelization and high performance, together with the flexibility and quickness of a software design to achieve a final solution that at the same time has a good performance, in view of the limitations of an embedded system, and offers a flexible final solution, allowing the user to choose the image size that would be processed through software settings. The hardware architecture runs at 150 Mhz, uses Avalon protocol to communicate, has a DDR3 memory of 1GB to store temporary images and is connected to an ARM Cortex-A9 through an AMBA R AXI3 bus. The software part runs on this processor at 925 Mhz and has another DDR3 memory of 1GB. The program first configures the internal hardware registers according to the parameters chosen (image size, memory address, and others), commands the hardware to perform the morpho- logical reconstruction algorithm several times in smaller images and then runs the propagation algorithm between the borders of the sub-images processed by the hardware. As a functional verification method for this solution, the resulted images were compared to the ones produced by MATLAB R . The best solution proposed by this work achieved a speedup of around 2x compared to the best theoretical solution possible of the sequential morphological reconstruction algorithm implemented in a hardware that runs at 150Mhz, a speedup of up to 12x in relation to the fast hybrid reconstruction algorithm proposed by Vincent [1] being executed in an ARM R CortexTM A9 processor, and even a speedup of up to 2x in comparison with the same algorithm running in an Intel R CoreTM i5 CPU. The final tests to validate this solution show correct results for 8 bits grayscale images of up to 8192x8192 pixels (8k images). To the best knowledge of the author, this is the first hardware/software implementation of the morphological image reconstruction al- gorithm described in the literature.-
Formato: dc.formatapplication/pdf-
Direitos: dc.rightsAcesso Aberto-
Direitos: dc.rightsA concessão da licença deste item refere-se ao termo de autorização impresso assinado pelo autor com as seguintes condições: Na qualidade de titular dos direitos de autor da publicação, autorizo a Universidade de Brasília e o IBICT a disponibilizar por meio dos sites www.bce.unb.br, www.ibict.br, http://hercules.vtls.com/cgi-bin/ndltd/chameleon?lng=pt&skin=ndltd sem ressarcimento dos direitos autorais, de acordo com a Lei nº 9610/98, o texto integral da obra disponibilizada, conforme permissões assinaladas, para fins de leitura, impressão e/ou download, a título de divulgação da produção científica brasileira, a partir desta data.-
Palavras-chave: dc.subjectFPGA-
Palavras-chave: dc.subjectReconstrução morfológica-
Palavras-chave: dc.subjectProcessamento de imagens-
Palavras-chave: dc.subjectSistemas embarcados (Computadores)-
Palavras-chave: dc.subjectHardware-
Palavras-chave: dc.subjectSoftware-
Título: dc.titleMorphological Image Reconstruction Implementation Using a Hardware-Software Approach in FPGA-
Tipo de arquivo: dc.typelivro digital-
Aparece nas coleções:UNB

Não existem arquivos associados a este item.