Projeto de estruturas de armazenamento digital em um SoC para controle de irrigação

Registro completo de metadados
MetadadosDescriçãoIdioma
Autor(es): dc.contributorRocha, Adson Ferreira da-
Autor(es): dc.creatorBeserra, Gilmar Silva-
Data de aceite: dc.date.accessioned2021-10-14T17:21:42Z-
Data de disponibilização: dc.date.available2021-10-14T17:21:42Z-
Data de envio: dc.date.issued2011-03-24-
Data de envio: dc.date.issued2011-03-24-
Data de envio: dc.date.issued2011-03-24-
Data de envio: dc.date.issued2004-08-
Fonte completa do material: dc.identifierhttp://repositorio.unb.br/handle/10482/7194-
Fonte: dc.identifier.urihttp://educapes.capes.gov.br/handle/capes/606070-
Descrição: dc.descriptionDissertação (mestrado)—Universidade de Brasília, Faculdade de Tecnologia, Departamento de Engenharia Elétrica, 2008.-
Descrição: dc.descriptionNeste trabalho foram projetados e implementados uma memória ROM de 256 bits, uma memória RAM de 128 bits e um banco com 16 registradores de 16 bits, em tecnologia CMOS 0.35 m, como veículos de validação preliminar de uma arquitetura contendo 2kB de ROM e 8 kB de RAM. Tais estruturas integram um Sistema em Chip (SoC) para comunicação sem fio em um sistema de controle de irrigação. Foram desenvolvidos os projetos arquitetural, elétrico e físico das unidades anteriormente citadas utilizando técnicas de projeto orientado à testabilidade. Esses módulos foram projetados e simulados utilizando ferramentas do CADENCE e atenderam às especificações previamente definidas. Após validadas, as estruturas foram enviadas para fabricação. _________________________________________________________________________________ ABSTRACT-
Descrição: dc.descriptionA 256-bit ROM, a 128-bit RAM, and a bank of sixteen 16-bit registers were implemented in a 0.35 m CMOS technology. The ROM and RAM memory capacity will be expanded to 2kBytes and 8 kBytes in order to integrate a System on Chip (SoC) for irrigation control on crops. An architecture that integrates and expands the memory according to a 16-bit RISC microprocessor datapath was also proposed. Design for Testability (DFT) techniques were also used. After simulation and validation with the CADENCE framework, the circuits were sent to fabrication.-
Formato: dc.formatapplication/pdf-
Direitos: dc.rightsAcesso Aberto-
Palavras-chave: dc.subjectCircuitos eletrônicos-
Palavras-chave: dc.subjectSistemas de comunicação sem fio-
Título: dc.titleProjeto de estruturas de armazenamento digital em um SoC para controle de irrigação-
Tipo de arquivo: dc.typelivro digital-
Aparece nas coleções:Repositório Institucional – UNB

Não existem arquivos associados a este item.