Implementação de um algoritmo de comunicação embarcado em dispositivo lógico programável com aplicação de técnica de multiplexação em frequência

Registro completo de metadados
MetadadosDescriçãoIdioma
???dc.contributor.advisor???: dc.contributor.advisorNeves Junior, Paulo de Tarso-
Autor(es): dc.contributor.authorWoss, Anderson Carlos-
Data de aceite: dc.date.accessioned2015-06-29T18:04:36Z-
Data de aceite: dc.date.accessioned2017-03-17T14:42:27Z-
Data de disponibilização: dc.date.available2015-06-29T18:04:36Z-
Data de disponibilização: dc.date.available2017-03-17T14:42:27Z-
Fonte completa do material: dc.identifierhttp://repositorio.roca.utfpr.edu.br/jspui/handle/1/3705-
???dc.identifier.citation???: dc.identifier.citationWOSS, Anderson Carlos. Implementação de um algoritmo de comunicação embarcado em dispositivo lógico programável com aplicação de técnica de multiplexação em frequência. 2014. 88 f. Trabalho de Conclusão de Curso (Graduação) – Universidade Tecnológica Federal do Paraná, Toledo, 2014.pt_BR
Fonte: dc.identifier.urihttp://www.educapes.capes.gov.br/handlecapes/171727-
Resumo: dc.description.abstractThis paper describes the process of implementation in VHDL (VHSIC Hardware Description Language) of a communication algorithm with applications of OFDM (Orthogonal Frequency-Divide Multiplexing) technique and QAM (Quadrature Amplitude Modulation). The modulation can be done by Fourier transform or the fast Fourier transform (FFT) when digitally. Thus, the FFT is implemented based on the Cooley-Tukey algorithm, in the Radix-2 configuration, with a length of eight points, using numbers in floating-point representation of 32 bits. The code developed was synthesized in Altera Quartus II and simulated in ModelSim. As a result, it was possible to transmit a text of 561 characters successfully, from functional simulation, at a rate of 34.5 MB/s using a clock of 50 MHz, with possible recovery without errors at the receiver, however, due to the floating-point multiplications and structure adopted for the FFT, the synthesized code demanded more resources than available devices contained and was not possible embed it.pt_BR
Palavras-chave: dc.subjectDispositivo de lógica programávelpt_BR
Palavras-chave: dc.subjectVHDL (Linguagem descritiva de hardware)pt_BR
Palavras-chave: dc.subjectCircuitos integrados - Simulação por computadorpt_BR
Palavras-chave: dc.subjectArranjos de lógica programável em campopt_BR
Palavras-chave: dc.subjectMultiplexaçãopt_BR
Palavras-chave: dc.subjectRádio - Receptores e recepçãopt_BR
Palavras-chave: dc.subjectProgrammable logic devicespt_BR
Palavras-chave: dc.subjectVHDL (Computer hardware description language)pt_BR
Palavras-chave: dc.subjectIntegrated circuits - Computer simulationpt_BR
Palavras-chave: dc.subjectField programmable gate arrayspt_BR
Palavras-chave: dc.subjectMultiplexingpt_BR
Palavras-chave: dc.subjectRadio - Receivers and receptionpt_BR
Título: dc.titleImplementação de um algoritmo de comunicação embarcado em dispositivo lógico programável com aplicação de técnica de multiplexação em frequênciapt_BR
Tipo de arquivo: dc.typeoutropt_BR
Aparece nas coleções:Repositorio Institucional da UTFPR - RIUT

Não existem arquivos associados a este item.