DIgital equalizer based on FPGA’s FIR filters

Registro completo de metadados
MetadadosDescriçãoIdioma
Autor(es): dc.contributorCopetti, Luiz Fernando-
Autor(es): dc.contributorCopetti, Luiz Fernando-
Autor(es): dc.contributorPeron, Guilherme de Santi-
Autor(es): dc.contributorVieira, Juliano Mourão-
Autor(es): dc.contributorGóes, Rafael Eleodoro de-
Autor(es): dc.creatorGraebin, Marcos-
Data de aceite: dc.date.accessioned2025-08-29T13:33:51Z-
Data de disponibilização: dc.date.available2025-08-29T13:33:51Z-
Data de envio: dc.date.issued2025-03-28-
Data de envio: dc.date.issued2025-03-28-
Data de envio: dc.date.issued2023-10-26-
Fonte completa do material: dc.identifierhttp://repositorio.utfpr.edu.br/jspui/handle/1/36270-
Fonte: dc.identifier.urihttp://educapes.capes.gov.br/handle/capes/1115443-
Descrição: dc.descriptionSome of the major data processing problems are processing speed and energy consumption. Sometimes, FIR filters can be used in an application-specific FPGA to process data. This study aimed to explore and understand solutions to these problems, focusing on audio processing. The main challenges found in the application were the quantity of certain peripherals within the application-specific FPGA, FIR filter topologies, and non-parallelizable parts of the system. The conclusions highlighted the low performance when communication is required and the differences in consumption and processing speed when using the designed system compared to a single core system.-
Descrição: dc.descriptionAlguns dos maiores problemas de processamento de dados são a velocidade de processamento e o consumo de energia. Para processar dados, algumas vezes podem ser usados filtros FIR em uma FPGA de aplicação específica. O presente trabalho buscou explorar e entender soluções desses problemas focando em processamento de áudio. As maiores dificuldades encontradas na aplicação foram a quantidade de alguns periféricos presentes na FPGA de aplicação específica, as topologias de filtros FIR e partes não paralelizáveis do sistema. As conclusões foram o baixo desempenho quando se necessita de comunicação e a diferença de consumo e de velocidade de processamento quando se usa os periféricos sugeridos pelo fabricante em comparação de quando se usa um sistema single core.-
Formato: dc.formatapplication/pdf-
Idioma: dc.languageen-
Publicador: dc.publisherUniversidade Tecnológica Federal do Paraná-
Publicador: dc.publisherCuritiba-
Publicador: dc.publisherBrasil-
Publicador: dc.publisherEngenharia Eletrônica-
Publicador: dc.publisherUTFPR-
Direitos: dc.rightsopenAccess-
Direitos: dc.rightshttp://creativecommons.org/licenses/by-sa/4.0/-
Palavras-chave: dc.subjectFiltros digitais (Matemática)-
Palavras-chave: dc.subjectEqualizadores (Eletrônica)-
Palavras-chave: dc.subjectArranjos de lógica programável em campo-
Palavras-chave: dc.subjectEnergia elétrica - Consumo-
Palavras-chave: dc.subjectDigital filters (Mathematics)-
Palavras-chave: dc.subjectEqualizers (Electronics)-
Palavras-chave: dc.subjectField programmable gate arrays-
Palavras-chave: dc.subjectElectric power consumption-
Palavras-chave: dc.subjectCNPQ::ENGENHARIAS::ENGENHARIA ELETRICA-
Título: dc.titleDIgital equalizer based on FPGA’s FIR filters-
Título: dc.titleEqualizador digital baseado em filtros FIR em uma FPGA-
Tipo de arquivo: dc.typelivro digital-
Aparece nas coleções:Repositorio Institucional da UTFPR - RIUT

Não existem arquivos associados a este item.