Desenvolvimento de estruturas paralelas em FPGA e implementação de controladores digitais para aplicação em filtros ativos de potência

Registro completo de metadados
MetadadosDescriçãoIdioma
Autor(es): dc.contributorCarati, Emerson Giovani-
Autor(es): dc.creatorLopes, Alexsandro Brocardo-
Data de aceite: dc.date.accessioned2025-08-29T13:19:36Z-
Data de disponibilização: dc.date.available2025-08-29T13:19:36Z-
Data de envio: dc.date.issued2012-05-28-
Data de envio: dc.date.issued2012-05-28-
Data de envio: dc.date.issued2012-
Fonte completa do material: dc.identifierhttp://repositorio.utfpr.edu.br/jspui/handle/1/244-
Fonte: dc.identifier.urihttp://educapes.capes.gov.br/handle/capes/1111268-
Descrição: dc.descriptionThis paper presents a parallel approach to FPGA implementation of digital controllers, in order to reduce the computational time for implementing the control laws. The control technique used in the proposed implementation can be applied for selective harmonic compensation in active power filters (APF). To compensate for even a small number of harmonics requires multiple calculation instructions involving multiplications and additions. Thus, to improve the performance of the computer system is proposed to implement a parallel structure of the controller. To compensate for a larger number of harmonics is performed in the decomposition voltages of the harmonic components into their frames synchronous using the Discrete Fourier Transform. This strategy allows a calculation time fixed regardless of the number of harmonics up to the limit imposed by the sampling frequency. The experimental results are presented to compare the runtime of the proposed parallel approach with the sequential execution time conventionally used in the literature.-
Descrição: dc.descriptionEste trabalho apresenta uma abordagem paralela em FPGA para implementação de controladores digitais, com a finalidade de reduzir o tempo computacional de execução das leis de controle. A técnica de controle utilizada na implementação proposta pode ser aplicada para a compensação seletiva de harmônicos em filtros ativos de potência (FAP). Para compensar mesmo um número reduzido de harmônicas são necessárias múltiplas instruções de cálculo, envolvendo multiplicações e adições. Desta forma, para melhorar o desempenho computacional do sistema, é proposta uma estrutura paralela para implementação do controlador. Para compensação de um número maior de harmônicas é realizada a decomposição das tensões em suas componentes harmônicas em eixos síncronos utilizando a Transformada Discreta de Fourier. Esta estratégia permite um tempo de cálculo fixo independente do número de harmônicas, até o limite imposto pela frequência de amostragem. Os resultados experimentais são apresentados para comparar o tempo de execução da abordagem paralela proposta com o tempo de execução sequencial convencionalmente utilizado na literatura.-
Formato: dc.formatapplication/pdf-
Idioma: dc.languagept_BR-
Publicador: dc.publisherUniversidade Tecnológica Federal do Paraná-
Publicador: dc.publisherPato Branco-
Publicador: dc.publisherPrograma de Pós-Graduação em Engenharia Elétrica-
Palavras-chave: dc.subjectFiltros elétricos ativos-
Palavras-chave: dc.subjectControladores programáveis-
Palavras-chave: dc.subjectElectric filters, Active-
Palavras-chave: dc.subjectProgrammable controllers-
Título: dc.titleDesenvolvimento de estruturas paralelas em FPGA e implementação de controladores digitais para aplicação em filtros ativos de potência-
Tipo de arquivo: dc.typelivro digital-
Aparece nas coleções:Repositorio Institucional da UTFPR - RIUT

Não existem arquivos associados a este item.