Atenção:
O eduCAPES é um repositório de objetos educacionais, não sendo responsável por materiais de terceiros submetidos na plataforma. O usuário assume ampla e total responsabilidade quanto à originalidade, à titularidade e ao conteúdo, citações de obras consultadas, referências e outros elementos que fazem parte do material que deseja submeter. Recomendamos que se reporte diretamente ao(s) autor(es), indicando qual parte do material foi considerada imprópria (cite página e parágrafo) e justificando sua denúncia.
Caso seja o autor original de algum material publicado indevidamente ou sem autorização, será necessário que se identifique informando nome completo, CPF e data de nascimento. Caso possua uma decisão judicial para retirada do material, solicitamos que informe o link de acesso ao documento, bem como quaisquer dados necessários ao acesso, no campo abaixo.
Todas as denúncias são sigilosas e sua identidade será preservada. Os campos nome e e-mail são de preenchimento opcional. Porém, ao deixar de informar seu e-mail, um possível retorno será inviabilizado e/ou sua denúncia poderá ser desconsiderada no caso de necessitar de informações complementares.
Metadados | Descrição | Idioma |
---|---|---|
Autor(es): dc.contributor | Barros, André Macário | - |
Autor(es): dc.contributor | Barbosa, Marco Antonio de Castro | - |
Autor(es): dc.contributor | Sousa, Kleiton de Morais | - |
Autor(es): dc.contributor | Barros, André Macário | - |
Autor(es): dc.creator | Colet, João Mateus | - |
Data de aceite: dc.date.accessioned | 2025-08-29T12:30:38Z | - |
Data de disponibilização: dc.date.available | 2025-08-29T12:30:38Z | - |
Data de envio: dc.date.issued | 2022-04-29 | - |
Data de envio: dc.date.issued | 2022-04-29 | - |
Data de envio: dc.date.issued | 2021-08-17 | - |
Fonte completa do material: dc.identifier | http://repositorio.utfpr.edu.br/jspui/handle/1/28154 | - |
Fonte: dc.identifier.uri | http://educapes.capes.gov.br/handle/capes/1096691 | - |
Descrição: dc.description | With the increasing complexity of computational algorithms, conventional technologies began to show unsatisfactory results regarding processing time. New technologies for code acceleration have emerged to address the disadvantages of sequential-code computers, including the FPGAs. Through the re-reading of an old concept, called F+V architecture, proposed by Estrin (1960), consisting of a sequential processor and an FPGA, it were combined the advantages of both technologies by exploring parallelism in the proposed problems. This work verified through scientific essays the acceleration achieved through this proposal of the classical problems: the detector of prime numbers, the bubble sort sorting algorithm and the Z buffer image rendering algorithm. Acceleration results were achieved in the order of up to 200 thousand, 9 and 1.3 times respectively. Showing the advantages of use FPGA in F+V architecture. | - |
Descrição: dc.description | Com o aumento da complexidade dos algoritmos computacionais, as tecnologias convencionais passaram a apresentar resultados insatisfatórios em relação ao tempo de processamento. Novas tecnologias para aceleração de código surgiram para suprir as desvantagens dos computadores que executam código sequencial, entre elas as FPGAs. Pelo método proposto por Estrin (1960), denominado arquitetura F+V, composta por um processador sequencial e uma FPGA, buscou-se combinar as vantagens de ambas tecnologias ao explorar o paralelismo nos problemas propostos. Este trabalho verificou por meio de ensaios científicos a aceleração obtida por meio desta proposta dos seguintes problemas clássicos: a detecção de números primos, o algoritmo de ordenação bubble sort e o algoritmo de renderização de imagens Zbuffer. Foram obtidos resultados de aceleramento na ordem de até 200 mil, 9 e 1.3 vezes respectivamente. Mostrando assim os benefícios em utilizar as FPGAs em uma arquitetura F+V. | - |
Formato: dc.format | application/pdf | - |
Idioma: dc.language | pt_BR | - |
Publicador: dc.publisher | Universidade Tecnológica Federal do Paraná | - |
Publicador: dc.publisher | Pato Branco | - |
Publicador: dc.publisher | Brasil | - |
Publicador: dc.publisher | Departamento Acadêmico de Informática | - |
Publicador: dc.publisher | Engenharia de Computação | - |
Publicador: dc.publisher | UTFPR | - |
Direitos: dc.rights | openAccess | - |
Palavras-chave: dc.subject | Arranjos de lógica programável em campo | - |
Palavras-chave: dc.subject | VHDL (Linguagem descritiva de hardware) | - |
Palavras-chave: dc.subject | Algorítmos computacionais | - |
Palavras-chave: dc.subject | Field programmable gate arrays | - |
Palavras-chave: dc.subject | VHDL (Computer hardware description language) | - |
Palavras-chave: dc.subject | Computer algorithms | - |
Palavras-chave: dc.subject | CNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO | - |
Título: dc.title | Ensaios de aceleração computacional de alguns algoritmos clássicos utilizando-se FPGA | - |
Título: dc.title | Computational acceleration essays of some classical algorithms utilizing FPGA | - |
Tipo de arquivo: dc.type | livro digital | - |
Aparece nas coleções: | Repositorio Institucional da UTFPR - RIUT |
O Portal eduCAPES é oferecido ao usuário, condicionado à aceitação dos termos, condições e avisos contidos aqui e sem modificações. A CAPES poderá modificar o conteúdo ou formato deste site ou acabar com a sua operação ou suas ferramentas a seu critério único e sem aviso prévio. Ao acessar este portal, você, usuário pessoa física ou jurídica, se declara compreender e aceitar as condições aqui estabelecidas, da seguinte forma: