
Atenção:
O eduCAPES é um repositório de objetos educacionais, não sendo responsável por materiais de terceiros submetidos na plataforma. O usuário assume ampla e total responsabilidade quanto à originalidade, à titularidade e ao conteúdo, citações de obras consultadas, referências e outros elementos que fazem parte do material que deseja submeter. Recomendamos que se reporte diretamente ao(s) autor(es), indicando qual parte do material foi considerada imprópria (cite página e parágrafo) e justificando sua denúncia.
Caso seja o autor original de algum material publicado indevidamente ou sem autorização, será necessário que se identifique informando nome completo, CPF e data de nascimento. Caso possua uma decisão judicial para retirada do material, solicitamos que informe o link de acesso ao documento, bem como quaisquer dados necessários ao acesso, no campo abaixo.
Todas as denúncias são sigilosas e sua identidade será preservada. Os campos nome e e-mail são de preenchimento opcional. Porém, ao deixar de informar seu e-mail, um possível retorno será inviabilizado e/ou sua denúncia poderá ser desconsiderada no caso de necessitar de informações complementares.
| Metadados | Descrição | Idioma |
|---|---|---|
| Autor(es): dc.contributor | Mariano, André Augusto | - |
| Autor(es): dc.contributor | http://lattes.cnpq.br/2247619809331876 | - |
| Autor(es): dc.contributor | França, Sibilla Batista da Luz | - |
| Autor(es): dc.contributor | http://lattes.cnpq.br/7231845881441002 | - |
| Autor(es): dc.contributor | Mariano, André Augusto | - |
| Autor(es): dc.contributor | Lolis, Luis Henrique Assumpção | - |
| Autor(es): dc.contributor | Brante, Glauber Gomes de Oliveira | - |
| Autor(es): dc.creator | Hofmann, Maicon Bruno | - |
| Data de aceite: dc.date.accessioned | 2025-08-29T12:06:19Z | - |
| Data de disponibilização: dc.date.available | 2025-08-29T12:06:19Z | - |
| Data de envio: dc.date.issued | 2016-10-25 | - |
| Data de envio: dc.date.issued | 2016-10-25 | - |
| Data de envio: dc.date.issued | 2016-03-15 | - |
| Fonte completa do material: dc.identifier | http://repositorio.utfpr.edu.br/jspui/handle/1/1809 | - |
| Fonte: dc.identifier.uri | http://educapes.capes.gov.br/handle/capes/1089080 | - |
| Descrição: dc.description | This work presents the modeling and FPGA implementation of digital TIADC mismatches compensation systems. The development of the whole work follows a top-down methodology. Following this methodology was developed a two channel TIADC behavior modeling and their respective offset, gain and clock skew mismatches on Simulink. In addition was developed digital mismatch compensation system behavior modeling. For clock skew mismatch compensation fractional delay filters were used, more specifically, the efficient Farrow struct. The definition of wich filter design methodology would be used, and wich Farrow structure, required the study of various design methods presented in literature. The digital compensation systems models were converted to VHDL, for FPGA implementation and validation. These system validation was carried out using the test methodology FPGA In Loop . The results obtained with TIADC mismatch compensators show the high performance gain provided by these structures. Beyond this result, these work illustrates the potential of design, implementation and FPGA test methodologies. | - |
| Descrição: dc.description | Este trabalho apresenta a modelagem e implementação em FPGA de sistemas digitais de compensação de desvios para TIADC. O desenvolvimento de todo este trabalho seguiu uma metodologia top-down. Seguindo esta metodologia foi elaborada a modelagem comportamental de um TIADC de dois canais e seus respectivos desvios de offset, ganho e clock skew em Simulink. Além da modelagem comportamental de sistemas digitais para a compensação destes desvios. Para o desvio de clock skew foi utilizada a compensação através de filtros de delay fracionário, mais especificamente, a eficiente estrutura de Farrow. A definição de qual método seria utilizado para o projeto do filtro, e da estrutura de Farrow, exigiu um estudo de diversos métodos de projeto apresentados na literatura. Os sistemas digitais de compensação modelados foram convertidos em código VHDL, para implementação e validação em FPGA. A validação destes sistemas foi realizada utilizando a metodologia de teste FPGA In Loop. Os resultados obtidos com os compensadores de desvio do TIADC demonstram o elevado ganho de desempenho fornecido por estas estruturas. Além deste resultado, este trabalho ilustra o potencial das metodologias de desenvolvimento, implementação e teste em FPGA utilizadas para a obtenção destes compensadores. | - |
| Formato: dc.format | application/pdf | - |
| Idioma: dc.language | pt_BR | - |
| Publicador: dc.publisher | Universidade Tecnológica Federal do Paraná | - |
| Publicador: dc.publisher | Curitiba | - |
| Publicador: dc.publisher | Brasil | - |
| Publicador: dc.publisher | Programa de Pós-Graduação em Engenharia Elétrica e Informática Industrial | - |
| Publicador: dc.publisher | UTFPR | - |
| Direitos: dc.rights | openAccess | - |
| Palavras-chave: dc.subject | Conversores analógicos-digitais | - |
| Palavras-chave: dc.subject | Arranjos de lógica programável em campo | - |
| Palavras-chave: dc.subject | VHDL (Linguagem descritiva de hardware) | - |
| Palavras-chave: dc.subject | Engenharia elétrica | - |
| Palavras-chave: dc.subject | Analog-to-digital converters | - |
| Palavras-chave: dc.subject | Field programmable gate arrays | - |
| Palavras-chave: dc.subject | VHDL (Computer hardware description language) | - |
| Palavras-chave: dc.subject | Electric engineering | - |
| Palavras-chave: dc.subject | CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA::CIRCUITOS ELETRICOS, MAGNETICOS E ELETRONICOS::CIRCUITOS ELETRONICOS | - |
| Título: dc.title | Implementação em FPGA de compensadores de desvios para conversor analógico digital intercalado | - |
| Título: dc.title | FPGA implementation of time interleaved analog to digital converter mismatches compensators | - |
| Tipo de arquivo: dc.type | livro digital | - |
| Aparece nas coleções: | Repositorio Institucional da UTFPR - RIUT | |
O Portal eduCAPES é oferecido ao usuário, condicionado à aceitação dos termos, condições e avisos contidos aqui e sem modificações. A CAPES poderá modificar o conteúdo ou formato deste site ou acabar com a sua operação ou suas ferramentas a seu critério único e sem aviso prévio. Ao acessar este portal, você, usuário pessoa física ou jurídica, se declara compreender e aceitar as condições aqui estabelecidas, da seguinte forma: