Otimização de algoritmos de decodificação de códigos de bloco por conjuntos de informação visando sua implementação em hardware

Registro completo de metadados
MetadadosDescriçãoIdioma
Autor(es): dc.contributorGodoy Júnior, Walter-
Autor(es): dc.creatorGortan, Antonio-
Data de aceite: dc.date.accessioned2025-08-29T11:48:56Z-
Data de disponibilização: dc.date.available2025-08-29T11:48:56Z-
Data de envio: dc.date.issued2012-03-15-
Data de envio: dc.date.issued2012-03-15-
Data de envio: dc.date.issued2011-12-09-
Fonte completa do material: dc.identifierhttp://repositorio.utfpr.edu.br/jspui/handle/1/196-
Fonte: dc.identifier.urihttp://educapes.capes.gov.br/handle/capes/1083748-
Descrição: dc.descriptionThe purpose of this work is to undertake a theoretical analysis of the processes involved in soft-decision decoding of linear block codes using the information set approach aiming at an efficient hardware implementation in FPGAs (Field Programmable Gate Arrays). Accordingly, four contributions to this goal are presented: a modified version of the Dorsch algorithm, a set of algorithms to determine the most reliable candidates and to gauge their quantity according desired coding gain, approaching its performance to the maximum likelihood decoder, a hardware implementable version of the BGW (from the authors initials: Barros, Godoy e Wille) stop rule and the attainment of design criteria for the number of quantization intervals to apply.-
Descrição: dc.descriptionEste trabalho tem como finalidade realizar uma análise teórica dos processos envolvidos na decodificação de códigos de bloco lineares por meio de conjuntos de informação visando otimizar esses procedimentos para viabilizar sua implementação em hardware de forma eficiente através do uso de FPGAs (do inglês Field Programmable Gate Array). Em especial, quatro contribuições são apresentadas com essa finalidade: uma versão modificada do algorítimo de Dorsch, um conjunto de algoritmos para determinar as candidatas mais prováveis e dimensionar sua quantidade de acordo com o ganho de codificação desejado aproximando seu desempenho ao do decodificador de máxima verossimilhança, uma versão implementável em hardware do critério de parada BGW (das iniciais dos autores: Barros, Godoy e Wille) e a obtenção de critérios para o dimensionamento da quantidade de intervalos de quantização a utilizar.-
Formato: dc.formatapplication/pdf-
Idioma: dc.languagept_BR-
Publicador: dc.publisherUniversidade Tecnológica Federal do Paraná-
Publicador: dc.publisherCuritiba-
Publicador: dc.publisherPrograma de Pós-Graduação em Engenharia Elétrica e Informática Industrial-
Palavras-chave: dc.subjectArranjos de lógica programável em campo-
Palavras-chave: dc.subjectProgramação - computadores-
Palavras-chave: dc.subjectQuantização-
Palavras-chave: dc.subjectField programmable gate arrays-
Título: dc.titleOtimização de algoritmos de decodificação de códigos de bloco por conjuntos de informação visando sua implementação em hardware-
Tipo de arquivo: dc.typelivro digital-
Aparece nas coleções:Repositorio Institucional da UTFPR - RIUT

Não existem arquivos associados a este item.