Projeto de combinadores e divisores de potência para amplificadores de radiofrequência em tecnologia CMOS

Registro completo de metadados
MetadadosDescriçãoIdioma
Autor(es): dc.contributorLeite, Bernardo, 1984--
Autor(es): dc.contributorMariano, André Augusto, 1980--
Autor(es): dc.contributorUniversidade Federal do Paraná. Setor de Tecnologia. Programa de Pós-Graduação em Engenharia Elétrica-
Autor(es): dc.creatorPerbiche, João Paulo, 1988--
Data de aceite: dc.date.accessioned2020-09-24T17:33:53Z-
Data de disponibilização: dc.date.available2020-09-24T17:33:53Z-
Data de envio: dc.date.issued2020-07-15-
Data de envio: dc.date.issued2020-07-15-
Data de envio: dc.date.issued2019-
Fonte completa do material: dc.identifierhttps://hdl.handle.net/1884/67659-
Fonte: dc.identifier.urihttp://educapes.capes.gov.br/handle/1884/67659-
Descrição: dc.descriptionOrientador: Prof. Bernardo Leite-
Descrição: dc.descriptionCoorientador: Prof. André Augusto Mariano-
Descrição: dc.descriptionDissertação (mestrado) - Universidade Federal do Paraná, Setor de Tecnologia, Programa de Pós-Graduação em Engenharia Elétrica. Defesa : Curitiba, 28/02/2020-
Descrição: dc.descriptionInclui referências: p. 76-78-
Descrição: dc.descriptionResumo: O crescimento contínuo das comunicações locais sem fio (WLAN) exige dispositivos que atendam a um compromisso entre o consumo de potência e desempenho. Com o avanço da tecnologia, os circuitos implementados no processo CMOS são constantemente reduzidos fisicamente, sendo uma escolha atrativa para a implementação de circuitos transceptores. Com o intuito de propiciar uma potência de saída superior à potência inicial dos amplificadores de potência (PAs), o presente trabalho tem como objetivo associar 2 PAs. Os transformadores integrados além de combinador de potência podem ser empregados como transformadores de impedância, divisores de potência e transformadores de sinal único para diferencial. Portanto, para a associação de potências, foi projetado um divisor e um combinador de potência formados por transformadores, e todo o sistema para associação de PAs de modo reconfigurável em potência. A reconfigurabilidade do sistema, conforme a demanda da carga - longas ou curtas distâncias de transmissão - o PA pode ser comutado para um modo de menor potência, realizando controle no consumo de energia. Este sistema, visando um aumento de potência de saída será projetado para operar em 2,4 GHz em tecnologia CMOS de 130 nm. A primeira etapa do trabalho é o projeto dos elementos passivos - divisor e combinador - formados por transformadores integrados. Com auxílio da plataforma Keysight Advanced Design System (ADS), foram realizados o leiaute e a simulação eletromagnética das características dos transformadores. A mínima perda de inserção (ILm) é a principal métrica de avaliação dos divisores/combinadores, extraída da simulação eletromagnética de momentos (MoM). Desta etapa, resultou-se um divisor e um combinador de potência com uma perda de 0,8 dB e 1,06 dB, respectivamente, para a frequência de 2,4 GHz. A segunda etapa do trabalho foi a simulação do sistema completo, que consiste na associação de 2 PAs, do divisor/combinador de potência, circuitos de polarização e redes de casamentos de impedância de entrada e saída. Nesse sistema, os amplificadores foram conectados em paralelo, sendo possível a reconfigurabilidade das células de potência. Cada PA unitário possui três estruturas de potência, em cascode, com dimensões diferentes, e acionadas por três sinais independentes. Portanto, para a associação de 2 PAs reconfiguráveis, seis entradas farão a reconfiguração do sistema, resultando em 64 modos de operação. Destes 64 modos, serão analisados os casos que apresentarem ponto de compressão de 1 dB (OCP1dB) acima de 20 dBm, espaçados em 1 dB entre os próximos modos. Os resultados foram extraídos a partir de simulações pós-leiaute utilizando a ferramenta Cadence Virtuoso. O protótipo da combinação de 2 PAs resultou em um ponto de compressão com variação de 20 dBm a 25,8 dBm, com máxima eficiência de potência adicionada (PAE) de 7,8 % a 21,3 % e ganho de potência na faixa de 9,4 dB a 15,7 dB. Palavras-chave: Transformador Integrado, CMOS 130 nm, Divisor, Combinador, Amplificador de Potência.-
Descrição: dc.descriptionAbstract: Wireless local area network (WLAN) continuous growth requires a tradeoff between energy consumption, power and performance. As a result of technology advancement, the circuits implemented in the CMOS process have constantly been reducing its size, which make them an appealing choice for integrated transceiver circuits. Moreover, this technology is also of interest to integrated transformers implementation. In order to attain an output power greater than the power amplifier's (PAs) input power, this work aims to associate 2 PAs. Integrated transformers in addition to power combiner can be used as impedance transformers, power splitters and single ended signal to differential transformer. Therefore, for the power association, a splitter and a power combiner made of transformers will be designed and developed, as well as a system able to associate and power reconfigure both PAs. The system reconfiguration depends on the load demand - long or short transmission distances - the PA can be switched to a lower power mode, controlling the power consumption. This system, which aims to have an output power up to two times greater than a single PA output power, will be designed to operate at 2.4 GHz in 130 nm CMOS technology. The project first phase was to design the passive elements - splitter and combiner - made of integrated transformers. Keysight Advanced Design System (ADS) software was used to create the layout as well as to simulate the transformers features. The minimum insertion loss value (ILm), obtained by the method of Moments (MoM) electromagnetic simulations, was the main criteria to evaluate the splitters/combiners. In this phase, a splitter and a power combiner with 0.8 dB and 1.06 dB loss in 2.4 GHz frequency were achieved. The second and last phase consisted on the complete system simulation - the PAs combination, the power splitter/combiner, the bias circuits and the impedance matching networks. In this system, the amplifiers were connected in parallel and it was possible to reconfigure their power cells. Each PA has three power structures, in cascode, with different dimensions and activated by three independent signals. As a result, for 2 reconfigurable PAs association, six inputs were used to reconfigure the system and there was 64 operation modes. Of 64 modes, cases will be analyzed that present a 1 dB compression point (OCP1dB), above 20 dBm, step at 1 dB in the next modes. The outcome was obtained from the post-layout simulation using Cadence's Virtuoso tool. The 2 PAs combination prototype had a 20 dBm - 25,8 dBm of OCP1dB and its highest efficiency (PAE) was 7,8 % - 21,3 % and the power gain range 9,4 dB - 15,7 dB. Keywords: Integrated Transformers, 130 nm CMOS, Splitter, Combiner, Power Amplifier-
Formato: dc.format81 p. : il. (algumas color.).-
Formato: dc.formatapplication/pdf-
Formato: dc.formatapplication/pdf-
Palavras-chave: dc.subjectTransformadores eletricos-
Palavras-chave: dc.subjectAmplificadores de potencia-
Palavras-chave: dc.subjectEngenharia Elétrica-
Título: dc.titleProjeto de combinadores e divisores de potência para amplificadores de radiofrequência em tecnologia CMOS-
Aparece nas coleções:Repositório Institucional - Rede Paraná Acervo

Não existem arquivos associados a este item.