Atenção:
O eduCAPES é um repositório de objetos educacionais, não sendo responsável por materiais de terceiros submetidos na plataforma. O usuário assume ampla e total responsabilidade quanto à originalidade, à titularidade e ao conteúdo, citações de obras consultadas, referências e outros elementos que fazem parte do material que deseja submeter. Recomendamos que se reporte diretamente ao(s) autor(es), indicando qual parte do material foi considerada imprópria (cite página e parágrafo) e justificando sua denúncia.
Caso seja o autor original de algum material publicado indevidamente ou sem autorização, será necessário que se identifique informando nome completo, CPF e data de nascimento. Caso possua uma decisão judicial para retirada do material, solicitamos que informe o link de acesso ao documento, bem como quaisquer dados necessários ao acesso, no campo abaixo.
Todas as denúncias são sigilosas e sua identidade será preservada. Os campos nome e e-mail são de preenchimento opcional. Porém, ao deixar de informar seu e-mail, um possível retorno será inviabilizado e/ou sua denúncia poderá ser desconsiderada no caso de necessitar de informações complementares.
Metadados | Descrição | Idioma |
---|---|---|
Autor(es): dc.contributor | Todt, Eduardo, 1963- | - |
Autor(es): dc.contributor | Universidade Federal do Paraná. Setor de Ciências Exatas. Programa de Pós-Graduação em Informática | - |
Autor(es): dc.creator | Vidal, Leonardo de Amaral | - |
Data de aceite: dc.date.accessioned | 2025-09-01T12:26:16Z | - |
Data de disponibilização: dc.date.available | 2025-09-01T12:26:16Z | - |
Data de envio: dc.date.issued | 2024-10-28 | - |
Data de envio: dc.date.issued | 2024-10-28 | - |
Data de envio: dc.date.issued | 2014 | - |
Fonte completa do material: dc.identifier | https://hdl.handle.net/1884/36966 | - |
Fonte: dc.identifier.uri | http://educapes.capes.gov.br/handle/1884/36966 | - |
Descrição: dc.description | Orientador: Prof. Dr. Eduardo Todt | - |
Descrição: dc.description | Dissertação (mestrado) - Universidade Federal do Paraná, Setor de Ciências Exatas, Programa de Pós-Graduação em Informática. Defesa: Curitiba, 16/09/2014 | - |
Descrição: dc.description | Inclui referências | - |
Descrição: dc.description | Resumo: Os algoritmos de detecção de bordas necessitam de um poder muito alto de processamento, devido à quantidade de convoluções, problema agravado no caso de aplicações que exigem processamento de video em tempo real, como em robótica móvel. Uma maneira de melhorar o desempenho é implementar o algoritmo diretamente em hardware. Esta dissertação descreve um projeto de uma implementação do algoritmo de detecção de bordas Canny, realizada com a linguagem de descrição VHDL e com a linguagem de programação C++, em uma plataforma híbrida. A suavização, o cálculodo gradiente, a supressão de não máximos e o threshold duplo estão implementados em um computador de mesa do tipo PC (Personal Computer ) e a segunda etapa da histerese está implementada em um FPGA (Field Programmable Gate Array), modelo Virtex 6, da Xilinx. A arquitetura da parte implementada no FPGA é em pipeline e paralela. | - |
Descrição: dc.description | Abstract: The edge detection algorithms require a very high power processing due the number of convolutions, an issue in real-time video applications like mobile robotics. One way to improve performance is to implement the algorithm directly in hardware. This paper describes and demonstrates the results of an implementation of the edge detection Canny algorithm performed with VHDL and the C++ programming language in a hybrid platform i.e.; Noise reduction, gradient intensity finding, non-maxima supression and double thre sholding are implemented on a Desktop Personal Computer and the second part of hysteresis is implemented in a Xilinx Virtex 6 FPGA (Field Programmable GateArray). The architecture designed on FPGA is a pipeline and parallel type. | - |
Formato: dc.format | 147f. : il., tabs. | - |
Formato: dc.format | application/pdf | - |
Formato: dc.format | application/pdf | - |
Relação: dc.relation | Disponível em formato digital | - |
Palavras-chave: dc.subject | Ciência da computação | - |
Palavras-chave: dc.subject | Processamento de imagens | - |
Palavras-chave: dc.subject | Circuitos integrados | - |
Palavras-chave: dc.subject | Programação paralela (Computação) | - |
Título: dc.title | Arquitetura em pipeline para o alogaritmo de Canny em uma plataforma VHDL/FPGA | - |
Tipo de arquivo: dc.type | livro digital | - |
Aparece nas coleções: | Repositório Institucional - Rede Paraná Acervo |
O Portal eduCAPES é oferecido ao usuário, condicionado à aceitação dos termos, condições e avisos contidos aqui e sem modificações. A CAPES poderá modificar o conteúdo ou formato deste site ou acabar com a sua operação ou suas ferramentas a seu critério único e sem aviso prévio. Ao acessar este portal, você, usuário pessoa física ou jurídica, se declara compreender e aceitar as condições aqui estabelecidas, da seguinte forma: