Navegar por:

Uma técnica bio-inspirada de posicionamento, segmentação e retemporização para reduzir o consumo de energia em EPGAS

Use este link compartilhar ou citar este material: http://educapes.capes.gov.br/handle/1884/32885
Registro completo de metadados
MetadadosDescriçãoIdioma
Autor(es): dc.contributorLima, Michele Nogueira-
Autor(es): dc.contributorSantos, Aldri Luiz dos, 1969--
Autor(es): dc.contributorUniversidade Federal do Paraná. Setor de Ciências Exatas. Programa de Pós-Graduação em Informática-
Autor(es): dc.creatorBontorin, Marco Caetano Lazarine-
Data de aceite: dc.date.accessioned2019-08-22T00:18:24Z-
Data de disponibilização: dc.date.available2019-08-22T00:18:24Z-
Data de envio: dc.date.issued2018-08-08-
Data de envio: dc.date.issued2018-08-08-
Data de envio: dc.date.issued2011-
Fonte completa do material: dc.identifierhttps://hdl.handle.net/1884/32885-
Fonte: dc.identifier.urihttp://educapes.capes.gov.br/handle/1884/32885-
Descrição: dc.descriptionCoorientadora : Profª Drª Michele Nogueira Lima-
Descrição: dc.descriptionOrientador: Prof. Dr. Aldri Luiz dos Santos-
Descrição: dc.descriptionDissertação (mestrado) - Universidade Federal do Paraná, Setor de Ciências Exatas, Programa de Pós-Graduação em Informática. Defesa: Curitiba, 25/11/2011-
Descrição: dc.descriptionBibliografia: fls. 61-66-
Descrição: dc.descriptionResumo: Os Field-Programmable Gate Arrays (FPGAs) podem beneficiar aplicações que apresentam requisitos de tempo real, pois estas podem executar de forma mais rápida em hard- ware. Além da velocidade, os FPGAs fornecem flexibilidade, facilitando a implementação novas funcionalidades. No entanto, dispositivos com restrição de recursos, como nós sensores de redes corporais, além de atender requisitos de tempo real precisam economizar energia. Para que tais dispositivos possam se beneficiar das vantagens dos FPGAs, são necessárias técnicas que otimizem o seu consumo de energia. As técnicas existentes de redução do consumo de energia envolvem desde novas tecnologias de transistores a algoritmos de mapeamento de circuitos. Esses algoritmos são usados para otimizar projetos em linguagens de descrição de hardware nas diferentes etapas do fluxo CAD para que o circuito final consuma menos energia. Contudo, essas técnicas em geral não conseguem integrar uma otimização em várias etapas do fluxo CAD de FPGAs. Neste trabalho é proposta uma técnica bio-inspirada, chamada de Antes (plAcement, pipeliNing and reTiming for Energy Saving). Esta técnica atua no fluxo CAD de FPGAs, agregando posicionamento, segmentação e retemporização para a redução do consumo de energia do circuito final. A Antes tem como base a especificação de um modelo bioinspirado, consistindo de equações que definem o comportamento de cada agente e os algoritmos que descrevem os detalhes das suas operações. A técnica consiste de agentes de posicionamento, que buscam aproximar os blocos cujas interconexões são mais ativas, e agentes de retemporização, que visam balancear os atrasos entre os registradores. Como o glitching é uma importante fonte de potência dissipada desnecessária, segmentação e retemporização contribuem para a redução do consumo de energia. Uma avaliação de desempenho compara em dois cenários o posicionamento da técnica Antes ao do VPR original considerando a potência dissipada, o atraso do caminho crítico e o tamanho da caixa delimitadora. O primeiro cenário utiliza um conjunto de circuitos benchmarks genérico, independente de sua aplicabilidade. O segundo cenário emprega um conjunto de benchmarks cuja funcionalidade está presente em nós sensores de redes corporais. Os resultados são similares em ambos os cenários e apresentam reduções no consumo de energia para a maioria dos circuitos benchmarks utilizados, salvo para alguns circuitos sequenciais de grandes áreas. Este problema pode ser corrigido com a implementação da segmentação, pois a mesma reduz o glitching em circuitos sequenciais. No entanto, como a retemporização da técnica Antes não pode ser implementada, seus efeitos sobre os resultados do posicionamento ainda não puderam ser avaliados.U-
Descrição: dc.descriptionAbstract: Field-Programmable Gate Arrays (FPGAs) can benefit applications that demand realtime requirements, because these applications run faster when implemented in hardware. In addition to speed, FPGAs provide flexibility as they can be reconfigured, facilitating the implementation of new features. However, resource-constrained devices, like sensor nodes in body area networks, need to meet both real-time processing and energy saving requirements. In order to take advantage of the FPGA features, techniques are needed to optimize the FPGA's energy consumption. Existing techniques to reduce energy consumption are based on several levels of abstraction, from new transistor technologies to circuit mapping algorithms. These algorithms are used to optimize designs in hardware description languages at different stages of the FPGA CAD flow. However, such techniques often fail to integrate a multi-step optimization of the FPGA CAD flow. This work proposes a bio-inspired technique, called AntES (plAcement, pipeliNing and reTiming for Energy Saving). This technique focuses on the FPGA CAD Flow, joining placement, pipelining and retiming in order to reduce FPGA's energy consumption of a given circuit. AntES is based on a bio-inspired model specification, providing equations that define the behaviour of bio-inspired agents and their operations. It provides placement agents and retiming agents. The placement agents focus on reducing the distance between blocks in which there are interconections with high activity. On the other hand, the retiming agents must balance the interconection delay between the circuit registers. The goal of this delay balancing is reducing the clock period, but the resulting signal stability reduces the circuit glitching as well. As the glitching is an important source of unnecessary power dissipation, pipelining and retiming contribute in energy consumption reduction. The performance evaluation compares the AntES placement performance with the original VPR placement performance considering power dissipation, critical path delay and bounding box size. It considers two cenarios, the first one uses an MCNC benchmarks subset, without considering any specific application. The second cenario takes into account a specific MCNC benchmark subset, whose the basic operations are performed in body area networks. The results are similar in both cenarios and show energy consumption reduction for the most benchmarks, except for the largest sequential circuits. This problem can be solved with pipelining implementation, because it reduces glitching in sequential circuits. However, as the AntES retiming could not be implemented, so its impact over the results could not be evaluated yet.-
Formato: dc.format66f. : il. [algumas color.], grafs., tabs.-
Formato: dc.formatapplication/pdf-
Formato: dc.formatapplication/pdf-
Relação: dc.relationDisponível em formato digital-
Palavras-chave: dc.subjectTeses-
Palavras-chave: dc.subjectCircuitos integrados digitais-
Palavras-chave: dc.subjectEnergia - Consumo-
Palavras-chave: dc.subjectSistemas eletronicos-
Palavras-chave: dc.subjectCiencia da computação-
Título: dc.titleUma técnica bio-inspirada de posicionamento, segmentação e retemporização para reduzir o consumo de energia em EPGAS-
Tipo de arquivo: dc.typelivro digital-
Aparece nas coleções:Repositório Institucional - Rede Paraná Acervo

Não existem arquivos associados a este item.
Mostrar registro simples do item Visualizar estatísticas

Avaliação