
Atenção:
O eduCAPES é um repositório de objetos educacionais, não sendo responsável por materiais de terceiros submetidos na plataforma. O usuário assume ampla e total responsabilidade quanto à originalidade, à titularidade e ao conteúdo, citações de obras consultadas, referências e outros elementos que fazem parte do material que deseja submeter. Recomendamos que se reporte diretamente ao(s) autor(es), indicando qual parte do material foi considerada imprópria (cite página e parágrafo) e justificando sua denúncia.
Caso seja o autor original de algum material publicado indevidamente ou sem autorização, será necessário que se identifique informando nome completo, CPF e data de nascimento. Caso possua uma decisão judicial para retirada do material, solicitamos que informe o link de acesso ao documento, bem como quaisquer dados necessários ao acesso, no campo abaixo.
Todas as denúncias são sigilosas e sua identidade será preservada. Os campos nome e e-mail são de preenchimento opcional. Porém, ao deixar de informar seu e-mail, um possível retorno será inviabilizado e/ou sua denúncia poderá ser desconsiderada no caso de necessitar de informações complementares.
| Metadados | Descrição | Idioma |
|---|---|---|
| Autor(es): dc.contributor | Hexsel, Roberto, 1960- | - |
| Autor(es): dc.contributor | Universidade Federal do Paraná. Setor de Ciências Exatas. Programa de Pós-Graduação em Informática | - |
| Autor(es): dc.creator | Tortato Júnior, Jorge | - |
| Data de aceite: dc.date.accessioned | 2025-09-01T12:49:32Z | - |
| Data de disponibilização: dc.date.available | 2025-09-01T12:49:32Z | - |
| Data de envio: dc.date.issued | 2024-11-03 | - |
| Data de envio: dc.date.issued | 2024-11-03 | - |
| Data de envio: dc.date.issued | 2009 | - |
| Fonte completa do material: dc.identifier | https://hdl.handle.net/1884/20663 | - |
| Fonte: dc.identifier.uri | http://educapes.capes.gov.br/handle/1884/20663 | - |
| Descrição: dc.description | Orientador: Roberto A. Hexsel | - |
| Descrição: dc.description | Dissertação (mestrado) - Universidade Federal do Paraná, Setor de Ciências Exatas, Programa de Pós-Graduação em Informática. Defesa: Curitiba, 07/08/2009 | - |
| Descrição: dc.description | Inclui bibliografia | - |
| Descrição: dc.description | Resumo: A evolução da tecnologia de fabricação de circuitos integrados e das arquiteturas de processadores permitiu o aumento exponencial da capacidade de processamento. Esta tendênciareflete-se também nas aplicações embarcadas que avançaram das arquiteturas de 8 bits,passando por 16 e 32 bits e chegando à tecnologia de múltiplos núcleos.A utilização de processadores embarcados em Field Programmable Gate Arrays (FPGAs)também é uma tendência cada vez mais comum. A maior parte dos processadores usadosatualmente em FPGAs são núcleos simples de 32 bits.Neste trabalho foi investigado e implementado em VHDL um Multiprocessor Systemon-Chip (MPSoC) Minimalista com Caches Coerentes (MMCC) para FPGAs. A implementação é baseada na arquitetura MIPS e utiliza-se de protocolos de coerência de cachesbaseados em espionagem. O texto discute o gerenciamento de memória, semáforos, sequênciade inicialização e desempenho do código implementado em FPGAs.A implementação foi validada através de simulações no software ModelSim e experimentos em hardware utilizando-se um kit de desenvolvimento para FPGAs Xilinx. | - |
| Descrição: dc.description | Abstract: The evolution of manufacturing technology of integrated circuits and processor architecturesallowed exponencial growth of processing capacity. This fact reflects also on embeddedapplications that evolved from 8-bit processors, through 16-bit and 32-bit processors, tomulti-core technology.The use of embedded processors on Field Programmable Gate Arrays (FPGAs) hasbecome a common place. The majority of embedded processors, however, are simple 32-bitcores.This work describes the research and an implementation in VHDL of the MinimalistMultiprocessor System-on-Chip (MPSoC) with Coherent Caches (MMCC) for FPGAs. Thedesign is based on MIPS processors and uses coherence protocols based on bus snooping.The text describes aspects like memory management, semaphores and performance of thecode implemented on FPGAs.The implementation was verified through simulations using ModelSim software and experiments on hardware using a development kit for Xilinx FPG. | - |
| Formato: dc.format | 83f. : il., grafs., tabs. | - |
| Formato: dc.format | application/pdf | - |
| Formato: dc.format | application/pdf | - |
| Relação: dc.relation | Disponível em formato digital | - |
| Palavras-chave: dc.subject | Arquitetura de computador | - |
| Palavras-chave: dc.subject | Multiprocessadores | - |
| Palavras-chave: dc.subject | Circuitos integrados | - |
| Palavras-chave: dc.subject | Ciência da computação | - |
| Título: dc.title | Projeto e implementação de multiprocessador embarcado em dispositivos lógicos programáveis | - |
| Tipo de arquivo: dc.type | livro digital | - |
| Aparece nas coleções: | Repositório Institucional - Rede Paraná Acervo | |
O Portal eduCAPES é oferecido ao usuário, condicionado à aceitação dos termos, condições e avisos contidos aqui e sem modificações. A CAPES poderá modificar o conteúdo ou formato deste site ou acabar com a sua operação ou suas ferramentas a seu critério único e sem aviso prévio. Ao acessar este portal, você, usuário pessoa física ou jurídica, se declara compreender e aceitar as condições aqui estabelecidas, da seguinte forma: