
Atenção:
O eduCAPES é um repositório de objetos educacionais, não sendo responsável por materiais de terceiros submetidos na plataforma. O usuário assume ampla e total responsabilidade quanto à originalidade, à titularidade e ao conteúdo, citações de obras consultadas, referências e outros elementos que fazem parte do material que deseja submeter. Recomendamos que se reporte diretamente ao(s) autor(es), indicando qual parte do material foi considerada imprópria (cite página e parágrafo) e justificando sua denúncia.
Caso seja o autor original de algum material publicado indevidamente ou sem autorização, será necessário que se identifique informando nome completo, CPF e data de nascimento. Caso possua uma decisão judicial para retirada do material, solicitamos que informe o link de acesso ao documento, bem como quaisquer dados necessários ao acesso, no campo abaixo.
Todas as denúncias são sigilosas e sua identidade será preservada. Os campos nome e e-mail são de preenchimento opcional. Porém, ao deixar de informar seu e-mail, um possível retorno será inviabilizado e/ou sua denúncia poderá ser desconsiderada no caso de necessitar de informações complementares.
| Metadados | Descrição | Idioma |
|---|---|---|
| Autor(es): dc.contributor | Artuzi Junior, Wilson Arnaldo | - |
| Autor(es): dc.contributor | Universidade Federal do Paraná. Setor de Tecnologia. Programa de Pós-Graduação em Engenharia Elétrica | - |
| Autor(es): dc.creator | Verastegui, Thomaz Milton Navarro | - |
| Data de aceite: dc.date.accessioned | 2025-09-01T11:14:14Z | - |
| Data de disponibilização: dc.date.available | 2025-09-01T11:14:14Z | - |
| Data de envio: dc.date.issued | 2024-07-17 | - |
| Data de envio: dc.date.issued | 2024-07-17 | - |
| Data de envio: dc.date.issued | 2007 | - |
| Fonte completa do material: dc.identifier | https://hdl.handle.net/1884/13516 | - |
| Fonte: dc.identifier.uri | http://educapes.capes.gov.br/handle/1884/13516 | - |
| Descrição: dc.description | Inclui apêndices | - |
| Descrição: dc.description | Orientador: Wilson Arnaldo Artuzi Júnior | - |
| Descrição: dc.description | Dissertação (mestrado) - Universidade Federal do Paraná, Setor de Tecnologia, Programa de Pós-Graduação em Engenharia Elétrica. Defesa: Curitiba, 2007 | - |
| Descrição: dc.description | Inclui bibliografia | - |
| Descrição: dc.description | Resumo : No projeto de circuitos eletrônicos o estudo do comportamento dos sinais elétricos nas placas de circuito impresso, tem se tornado um tema muito importante hoje em dia, e um dos temas que normalmente é ignorado é o da geração de ondas entre planos de referência. Isto ocorre em placas de circuito impresso com múltiplas camadas, onde existem planos destinados ao sinal e outros destinados à alimentação. Quando uma trilha de sinal muda de camada, através de vias de interligação, normalmente ocorre a mudança de referência e neste caso ocorre o surgimento de ondas entre planos de referência. Isto pode causar distorção no sinal que está presente na trilha, perturbação em outras trilhas desta mesma placa ou até mesmo perturbação no ambiente onde se encontra esta placa (emissão na borda da placa). Para que este efeito seja minimizado, é necessário interligar os planos de referência toda vez que ocorre uma passagem de sinal por uma via. Neste trabalho é feito o estudo do modo como essas interligações devem ser feitas, utilizando métodos computacionais. O método para análise é a simulação utilizando FETD (Finite Element Time Domain). Os resultados são comparados com os obtidos através de medidas em uma placa desenhada especificamente para isto | - |
| Descrição: dc.description | Abstract : In electronic design the study of the signal integrity in Printed Circuit Boards (PCB), plays as important role now a days. One concern, usually, not well known is the generation of undesired waves between reference planes. This effect occurs usually in PCB with multilayer structure, where some layers are used as feed planes and others as ground planes. In this configuration, when the signal changes its path (changing the signal layer) it can also change its ground plane of reference. In this case, the generation of undesired waves between the planes occurs. These waves could cause signal distortion, as they disturb signals in the circuit and also the electromagnetic environment around the board, due to outside emission. This unexpected behavior could be avoided by interconnecting the references ground planes in the place where the signal changes the layer. In this work, it is studied the effect of these interconnects and how they should be implemented. The FETD (Finite Element Time Domain) is the numerical method used to simulate the structures of interest. The results of the computational simulation are compared with measurements performed in a board designed specifically for this purpose | - |
| Formato: dc.format | xiii, 103f. : il., grafs. | - |
| Formato: dc.format | application/pdf | - |
| Formato: dc.format | application/pdf | - |
| Relação: dc.relation | Disponível em formato digital | - |
| Palavras-chave: dc.subject | Circuitos eletrônicos | - |
| Palavras-chave: dc.subject | Circuitos impressos | - |
| Palavras-chave: dc.subject | Placas de expansão (Microcomputadores) | - |
| Palavras-chave: dc.subject | Engenharia eletrica | - |
| Título: dc.title | Estudo da geração de modos de propagação indesejáveis por vias de passagem em placa de circuito impresso | - |
| Tipo de arquivo: dc.type | livro digital | - |
| Aparece nas coleções: | Repositório Institucional - Rede Paraná Acervo | |
O Portal eduCAPES é oferecido ao usuário, condicionado à aceitação dos termos, condições e avisos contidos aqui e sem modificações. A CAPES poderá modificar o conteúdo ou formato deste site ou acabar com a sua operação ou suas ferramentas a seu critério único e sem aviso prévio. Ao acessar este portal, você, usuário pessoa física ou jurídica, se declara compreender e aceitar as condições aqui estabelecidas, da seguinte forma: