Atenção:
O eduCAPES é um repositório de objetos educacionais, não sendo responsável por materiais de terceiros submetidos na plataforma. O usuário assume ampla e total responsabilidade quanto à originalidade, à titularidade e ao conteúdo, citações de obras consultadas, referências e outros elementos que fazem parte do material que deseja submeter. Recomendamos que se reporte diretamente ao(s) autor(es), indicando qual parte do material foi considerada imprópria (cite página e parágrafo) e justificando sua denúncia.
Caso seja o autor original de algum material publicado indevidamente ou sem autorização, será necessário que se identifique informando nome completo, CPF e data de nascimento. Caso possua uma decisão judicial para retirada do material, solicitamos que informe o link de acesso ao documento, bem como quaisquer dados necessários ao acesso, no campo abaixo.
Todas as denúncias são sigilosas e sua identidade será preservada. Os campos nome e e-mail são de preenchimento opcional. Porém, ao deixar de informar seu e-mail, um possível retorno será inviabilizado e/ou sua denúncia poderá ser desconsiderada no caso de necessitar de informações complementares.
Metadados | Descrição | Idioma |
---|---|---|
Autor(es): dc.contributor | Agopian, Paula Ghedini Der | - |
Autor(es): dc.contributor | Universidade Estadual Paulista (UNESP) | - |
Autor(es): dc.creator | Madeira, Pedro Henrique | - |
Data de aceite: dc.date.accessioned | 2025-08-21T20:40:17Z | - |
Data de disponibilização: dc.date.available | 2025-08-21T20:40:17Z | - |
Data de envio: dc.date.issued | 2024-11-04 | - |
Data de envio: dc.date.issued | 2024-11-04 | - |
Data de envio: dc.date.issued | 2024-10-22 | - |
Fonte completa do material: dc.identifier | https://hdl.handle.net/11449/258016 | - |
Fonte: dc.identifier.uri | http://educapes.capes.gov.br/handle/11449/258016 | - |
Descrição: dc.description | Este trabalho apresenta o estudo, a caracterização elétrica e a simulação de um bloco analógico utilizando transistores SOI FinFETs de porta tripla. A análise experimental da performance dos transistores SOI FinFETs com diferentes larguras de aleta foi baseada nos principais parâmetros elétricos. Os parâmetros estudados foram tensão de limiar, redução da barreira induzida pelo dreno, transcondutância, inclinação de sublimiar, condutância de saída, tensão Early e ganho intrínseco de tensão. A redução da largura de aleta resultou em uma considerável melhoria em todos os parâmetros elétricos, devido ao maior acoplamento eletrostático entre as portas verticais, o que garante um melhor controle das cargas no canal pela tensão aplicada à porta. A partir dos resultados obtidos na caracterização elétrica, foi calibrada a simulação HSpice dos transistores SOI FinFET de canal N e de canal P para as dimensões de largura de aleta de 20 nm e comprimento de canal de 150 nm. Posteriormente foi projetado um amplificador operacional de transcondutância de dois estágios. Embora os transistores SOI FinFET atualmente sejam amplamente utilizados no projeto de processadores (digital), quando aplicados no projeto de um amplificador operacional demonstrou um grande potencial para aplicação em circuitos analógicos, atingindo um ganho de 68,1 dB e trabalhando em uma faixa de frequência de até 2,2 GHz. | - |
Descrição: dc.description | This work presents the study, electrical characterization, and simulation of an analog block using triple-gate SOI FinFET transistors. The experimental analysis of the performance of SOI FinFET transistors with different fin widths was based on the main electrical parameters. The parameters studied were threshold voltage, drain-induced barrier lowering, transconductance, subthreshold slope, output conductance, Early voltage, and intrinsic voltage gain. The reduction in fin width resulted in a considerable improvement in all electrical parameters due to the greater electrostatic coupling between the vertical gates, which ensures better control of the channel charges by the gate voltage. Based on the results obtained from the electrical characterization, the HSpice simulation of N-channel and P-channel SOI FinFET transistors was calibrated for fin widths of 20 nm and a channel length of 150 nm. Subsequently, a two-stage operational transconductance amplifier was designed. Although SOI FinFET transistors are currently widely used in processor (digital) design, when applied to the design of an operational amplifier, they demonstrated great potential for application in analog circuits, achieving a gain of 68.1 dB and operating in a frequency range of up to 2.2 GHz. | - |
Descrição: dc.description | Fundação de Amparo à Pesquisa do Estado de São Paulo (FAPESP) | - |
Descrição: dc.description | FAPESP: 2022/09917-3 | - |
Formato: dc.format | application/pdf | - |
Idioma: dc.language | pt_BR | - |
Publicador: dc.publisher | Universidade Estadual Paulista (UNESP) | - |
Direitos: dc.rights | info:eu-repo/semantics/openAccess | - |
Palavras-chave: dc.subject | Semicondutores | - |
Palavras-chave: dc.subject | Transistores de efeito de campo | - |
Palavras-chave: dc.subject | Circuitos eletrônicos | - |
Palavras-chave: dc.subject | Circuitos integrados | - |
Palavras-chave: dc.subject | Nanoeletrônica | - |
Título: dc.title | Transistores SOI FinFETs: da caracterização elétrica ao circuito amplificador de 2 estágios | - |
Título: dc.title | SOI FinFET transistors: from electrical characterization to a 2-stage amplifier circuit | - |
Tipo de arquivo: dc.type | livro digital | - |
Aparece nas coleções: | Repositório Institucional - Unesp |
O Portal eduCAPES é oferecido ao usuário, condicionado à aceitação dos termos, condições e avisos contidos aqui e sem modificações. A CAPES poderá modificar o conteúdo ou formato deste site ou acabar com a sua operação ou suas ferramentas a seu critério único e sem aviso prévio. Ao acessar este portal, você, usuário pessoa física ou jurídica, se declara compreender e aceitar as condições aqui estabelecidas, da seguinte forma: