Analysis of zero-temperature coefficient behavior on vertically stacked double nanosheet nMOS devices

Registro completo de metadados
MetadadosDescriçãoIdioma
Autor(es): dc.contributorUniversidade Estadual Paulista (UNESP)-
Autor(es): dc.contributorUniversidade de São Paulo (USP)-
Autor(es): dc.contributorUNIP-
Autor(es): dc.contributorimec-
Autor(es): dc.creatorCoelho, Carlos H.S.-
Autor(es): dc.creatorMartino, Joao A.-
Autor(es): dc.creatorBellodi, Marcello-
Autor(es): dc.creatorSimoen, Eddy-
Autor(es): dc.creatorVeloso, Anabela-
Autor(es): dc.creatorAgopian, Paula G.D.-
Data de aceite: dc.date.accessioned2025-08-21T17:57:22Z-
Data de disponibilização: dc.date.available2025-08-21T17:57:22Z-
Data de envio: dc.date.issued2022-04-28-
Data de envio: dc.date.issued2022-04-28-
Data de envio: dc.date.issued2021-10-31-
Fonte completa do material: dc.identifierhttp://dx.doi.org/10.1016/j.mejo.2021.105277-
Fonte completa do material: dc.identifierhttp://hdl.handle.net/11449/222539-
Fonte: dc.identifier.urihttp://educapes.capes.gov.br/handle/11449/222539-
Descrição: dc.descriptionThis work presents an experimental study of the zero-temperature coefficient (ZTC) bias point of vertically stacked gate-all-around (GAA) double nanosheet nMOS devices (GAA-NS) for different dimensions, operating in linear and saturation regions. The experimental data is also compared to a simple analytical ZTC model in order to better understand which electrical parameters impact the ZTC behavior. The variation of the threshold voltage with the temperature (ΔVTH/ΔT) and temperature transconductance degradation factor (c) are the two important aspects that most impact the gate to source voltage at ZTC (VZTC). Although the ZTC behavior of the GAA-NS nMOS devices studied in this paper is well described by the simple analytical ZTC model in linear region, at high drain bias, factors such as series resistance and carrier saturation velocity play a significant influence in the ZTC performance of GAA-NS nMOS devices examined in this study.-
Descrição: dc.descriptionCoordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES)-
Descrição: dc.descriptionConselho Nacional de Desenvolvimento Científico e Tecnológico (CNPq)-
Descrição: dc.descriptionUNESP Sao Paulo State University-
Descrição: dc.descriptionLSI/PSI/USP University of Sao Paulo-
Descrição: dc.descriptionUNIP-
Descrição: dc.descriptionimec-
Descrição: dc.descriptionUNESP Sao Paulo State University-
Idioma: dc.languageen-
Relação: dc.relationMicroelectronics Journal-
???dc.source???: dc.sourceScopus-
Palavras-chave: dc.subjectAnalytical model-
Palavras-chave: dc.subjectGAA-nanosheet-
Palavras-chave: dc.subjectZTC Point-
Título: dc.titleAnalysis of zero-temperature coefficient behavior on vertically stacked double nanosheet nMOS devices-
Tipo de arquivo: dc.typelivro digital-
Aparece nas coleções:Repositório Institucional - Unesp

Não existem arquivos associados a este item.