Atenção: Todas as denúncias são sigilosas e sua identidade será preservada.
Os campos nome e e-mail são de preenchimento opcional
Metadados | Descrição | Idioma |
---|---|---|
Autor(es): dc.contributor | Universidade de São Paulo (USP) | - |
Autor(es): dc.contributor | Universidade Estadual Paulista (UNESP) | - |
Autor(es): dc.creator | Mori, Carlos A. B. | - |
Autor(es): dc.creator | Agopian, Paula G. D. [UNESP] | - |
Autor(es): dc.creator | Martino, João A. | - |
Data de aceite: dc.date.accessioned | 2022-08-04T22:12:10Z | - |
Data de disponibilização: dc.date.available | 2022-08-04T22:12:10Z | - |
Data de envio: dc.date.issued | 2022-04-28 | - |
Data de envio: dc.date.issued | 2022-04-28 | - |
Data de envio: dc.date.issued | 2021-08-23 | - |
Fonte completa do material: dc.identifier | http://dx.doi.org/10.29292/jics.v16i2.208 | - |
Fonte completa do material: dc.identifier | http://hdl.handle.net/11449/222332 | - |
Fonte: dc.identifier.uri | http://educapes.capes.gov.br/handle/11449/222332 | - |
Descrição: dc.description | — In this work we further investigate the operation of theBESOI (Back-Enhanced Silicon-On Insulator) Dual-Technology FET, analyzing not only its behavior as a p-type Tunnel-FET when a negative back bias is applied to the struc-ture, but also as an nMOS when a positive back bias is applied. The working principle is based on the generation of a channel of either holes or electrons by the back gate electric field, which can then be depleted through the front gate bias. TCAD device simulation was used for the proof of concept. | - |
Descrição: dc.description | Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES) | - |
Descrição: dc.description | Conselho Nacional de Desenvolvimento Científico e Tecnológico (CNPq) | - |
Descrição: dc.description | Fundação de Amparo à Pesquisa do Estado de São Paulo (FAPESP) | - |
Descrição: dc.description | LSI/PSI/USP University of Sao Paulo | - |
Descrição: dc.description | UNESP Sao Paulo State University | - |
Descrição: dc.description | UNESP Sao Paulo State University | - |
Descrição: dc.description | CAPES: 2017/26489-7 | - |
Descrição: dc.description | CNPq: 2017/26489-7 | - |
Descrição: dc.description | FAPESP: 2017/26489-7 | - |
Idioma: dc.language | en | - |
Relação: dc.relation | Journal of Integrated Circuits and Systems | - |
???dc.source???: dc.source | Scopus | - |
Palavras-chave: dc.subject | Dual technology transistor | - |
Palavras-chave: dc.subject | MOSFET | - |
Palavras-chave: dc.subject | Reconfigurable transistor | - |
Palavras-chave: dc.subject | Silicon-On-Insulator (SOI) | - |
Palavras-chave: dc.subject | Tunnel-FET | - |
Título: dc.title | Study of the utbbbe soi tunnel-fet working as a dual-technology transistor | - |
Tipo de arquivo: dc.type | livro digital | - |
Aparece nas coleções: | Repositório Institucional - Unesp |
O Portal eduCAPES é oferecido ao usuário, condicionado à aceitação dos termos, condições e avisos contidos aqui e sem modificações. A CAPES poderá modificar o conteúdo ou formato deste site ou acabar com a sua operação ou suas ferramentas a seu critério único e sem aviso prévio. Ao acessar este portal, você, usuário pessoa física ou jurídica, se declara compreender e aceitar as condições aqui estabelecidas, da seguinte forma: