Atenção: Todas as denúncias são sigilosas e sua identidade será preservada.
Os campos nome e e-mail são de preenchimento opcional
Metadados | Descrição | Idioma |
---|---|---|
Autor(es): dc.contributor | Universidade de São Paulo (USP) | - |
Autor(es): dc.contributor | Imec | - |
Autor(es): dc.contributor | Universidade Estadual Paulista (UNESP) | - |
Autor(es): dc.creator | Perina, Welder F. | - |
Autor(es): dc.creator | Martino, Joao Antonio | - |
Autor(es): dc.creator | Simoen, Eddy | - |
Autor(es): dc.creator | Veloso, Anabela | - |
Autor(es): dc.creator | Der Agopian, Paula Ghedini [UNESP] | - |
Data de aceite: dc.date.accessioned | 2022-08-04T22:11:34Z | - |
Data de disponibilização: dc.date.available | 2022-08-04T22:11:34Z | - |
Data de envio: dc.date.issued | 2022-04-28 | - |
Data de envio: dc.date.issued | 2022-04-28 | - |
Data de envio: dc.date.issued | 2021-09-01 | - |
Fonte completa do material: dc.identifier | http://dx.doi.org/10.1088/1361-6641/ac1310 | - |
Fonte completa do material: dc.identifier | http://hdl.handle.net/11449/222152 | - |
Fonte: dc.identifier.uri | http://educapes.capes.gov.br/handle/11449/222152 | - |
Descrição: dc.description | Current mirrors (CMs) are essential building blocks for biasing integrated circuits. The gate-all-around silicon nanosheet MOSFETs (GAA-NS) are excellent candidates for the sub 7 nm technology node. In this work, CMs designed with GAA-NS are studied for the first time. This study is performed from room temperature to 200 ◦C using Verilog-A with Look Up Table based on experimental data of n- and p-type GAA-NS for circuit simulation. The current source (reference current) that supplies the CM is designed with an inverter with feedback for simplicity. Due to the zero temperature coefficient (ZTC) region, multiple designs are made to evaluate each type of biasing (before, after and in the ZTC region). Symmetric and asymmetric VTH for n- and p-type GAA-NS are also analyzed. The asymmetric approach presents a compliance voltage of 0.7 V and 0.8 V, for an n- and p-mirror, respectively, while the symmetric one yields a compliance voltage of 0.75 V for both mirror types, and errors lower than 6%, for the design biasing the transistors before the ZTC region. | - |
Descrição: dc.description | Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES) | - |
Descrição: dc.description | Conselho Nacional de Desenvolvimento Científico e Tecnológico (CNPq) | - |
Descrição: dc.description | LSI/PSI/USP University of Sao Paulo | - |
Descrição: dc.description | Imec | - |
Descrição: dc.description | UNESP Sao Paulo State University | - |
Descrição: dc.description | UNESP Sao Paulo State University | - |
Idioma: dc.language | en | - |
Relação: dc.relation | Semiconductor Science and Technology | - |
???dc.source???: dc.source | Scopus | - |
Palavras-chave: dc.subject | Analog circuit | - |
Palavras-chave: dc.subject | Current mirror | - |
Palavras-chave: dc.subject | Lookup table | - |
Palavras-chave: dc.subject | MOSFET | - |
Palavras-chave: dc.subject | Nanosheet | - |
Palavras-chave: dc.subject | Nanowire | - |
Palavras-chave: dc.subject | Verilog-A | - |
Título: dc.title | Current mirror designed with GAA nanosheet MOSFETs from room temperature to 200◦C | - |
Tipo de arquivo: dc.type | livro digital | - |
Aparece nas coleções: | Repositório Institucional - Unesp |
O Portal eduCAPES é oferecido ao usuário, condicionado à aceitação dos termos, condições e avisos contidos aqui e sem modificações. A CAPES poderá modificar o conteúdo ou formato deste site ou acabar com a sua operação ou suas ferramentas a seu critério único e sem aviso prévio. Ao acessar este portal, você, usuário pessoa física ou jurídica, se declara compreender e aceitar as condições aqui estabelecidas, da seguinte forma: