Atenção: Todas as denúncias são sigilosas e sua identidade será preservada.
Os campos nome e e-mail são de preenchimento opcional
Metadados | Descrição | Idioma |
---|---|---|
Autor(es): dc.contributor | Universidade Estadual Paulista (Unesp) | - |
Autor(es): dc.contributor | University of Limerick | - |
Autor(es): dc.creator | De Assis Pedrobon Ferreira, Willian [UNESP] | - |
Autor(es): dc.creator | Grout, Ian | - |
Autor(es): dc.creator | Da Silva, Alexandre César Rodrigues [UNESP] | - |
Data de aceite: dc.date.accessioned | 2022-02-22T00:23:16Z | - |
Data de disponibilização: dc.date.available | 2022-02-22T00:23:16Z | - |
Data de envio: dc.date.issued | 2020-12-11 | - |
Data de envio: dc.date.issued | 2020-12-11 | - |
Data de envio: dc.date.issued | 2019-08-26 | - |
Fonte completa do material: dc.identifier | http://dx.doi.org/10.1145/3338852.3339853 | - |
Fonte completa do material: dc.identifier | http://hdl.handle.net/11449/198009 | - |
Fonte: dc.identifier.uri | http://educapes.capes.gov.br/handle/11449/198009 | - |
Descrição: dc.description | In this paper, a hardware design based on the field programmable gate array (FPGA) to implement a linear regression algorithm is presented. The arithmetic operations were optimized by applying a fixed-point number representation for all hardware based computations. A floating-point number training data point was initially created and stored in a personal computer (PC) which was then converted to fixed-point representation and transmitted to the FPGA via a serial communication link. With the proposed VHDL design description synthesized and implemented within the FPGA, the custom hardware architecture performs the linear regression algorithm based on matrix algebra considering a fixed size training data point set. To validate the hardware fixed-point arithmetic operations, the same algorithm was implemented in the Python language and the results of the two computation approaches were compared. The power consumption of the proposed embedded FPGA system was estimated to be 136.82 mW. | - |
Descrição: dc.description | Scholl of Engineering São Paulo State University (UNESP) | - |
Descrição: dc.description | Department of Electronic and Computer Engineering University of Limerick | - |
Descrição: dc.description | Scholl of Engineering São Paulo State University (UNESP) | - |
Idioma: dc.language | en | - |
Relação: dc.relation | Proceedings - 32nd Symposium on Integrated Circuits and Systems Design, SBCCI 2019 | - |
???dc.source???: dc.source | Scopus | - |
Palavras-chave: dc.subject | Fixed-point arithmetic | - |
Palavras-chave: dc.subject | FPGA | - |
Palavras-chave: dc.subject | Hardware | - |
Palavras-chave: dc.subject | Linear regression | - |
Palavras-chave: dc.subject | Machine learning | - |
Título: dc.title | FPGA hardware linear regression implementation using fixed-point arithmetic | - |
Aparece nas coleções: | Repositório Institucional - Unesp |
O Portal eduCAPES é oferecido ao usuário, condicionado à aceitação dos termos, condições e avisos contidos aqui e sem modificações. A CAPES poderá modificar o conteúdo ou formato deste site ou acabar com a sua operação ou suas ferramentas a seu critério único e sem aviso prévio. Ao acessar este portal, você, usuário pessoa física ou jurídica, se declara compreender e aceitar as condições aqui estabelecidas, da seguinte forma: