Atenção: Todas as denúncias são sigilosas e sua identidade será preservada.
Os campos nome e e-mail são de preenchimento opcional
Metadados | Descrição | Idioma |
---|---|---|
Autor(es): dc.contributor | Universidade de São Paulo (USP) | - |
Autor(es): dc.contributor | Universidade Estadual Paulista (Unesp) | - |
Autor(es): dc.creator | Goncalez Filho, Walter | - |
Autor(es): dc.creator | Martino, Joao A. | - |
Autor(es): dc.creator | Agopian, Paula G. D. [UNESP] | - |
Autor(es): dc.creator | IEEE | - |
Data de aceite: dc.date.accessioned | 2022-02-22T00:05:41Z | - |
Data de disponibilização: dc.date.available | 2022-02-22T00:05:41Z | - |
Data de envio: dc.date.issued | 2020-12-09 | - |
Data de envio: dc.date.issued | 2020-12-09 | - |
Data de envio: dc.date.issued | 2019-01-01 | - |
Fonte completa do material: dc.identifier | http://hdl.handle.net/11449/195388 | - |
Fonte: dc.identifier.uri | http://educapes.capes.gov.br/handle/11449/195388 | - |
Descrição: dc.description | This work presents the behavior of Line Tunneling Field Effect Transistors (Line-TFET) at the saturation like region with different device's dimensions. In spite of the drain current and transconductance (gm) of the Line-TFET being proportional to the gate area (LgxW, with Lg: length and W:width), the output conductance (gd) is shown to be independent on the gate length at deep saturation. This unique behavior was observed experimentally and explained by numerical simulations. The conduction mechanisms are discussed and parasitic source to drain tunneling is found to be the main responsible for the output conductance value at the deep saturation like region, which doesn't depend upon Lg. Its impact on analog circuit design is also addressed, revealing fundamental differences of analog design using Line-TFET devices and MOSFET. It is revealed that if the designer wishes to increase the circuit voltage gain, this can be done by increasing the transconductance or the output resistance with Line-TFETs, as for MOSFETs only the latter option is available. | - |
Descrição: dc.description | Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES) | - |
Descrição: dc.description | Conselho Nacional de Desenvolvimento Científico e Tecnológico (CNPq) | - |
Descrição: dc.description | Univ Sao Paulo, LSI PSI USP, Sao Paulo, Brazil | - |
Descrição: dc.description | Sao Paulo State Univ, UNESP, Sao Joao Da Boa Vista, Brazil | - |
Descrição: dc.description | Sao Paulo State Univ, UNESP, Sao Joao Da Boa Vista, Brazil | - |
Formato: dc.format | 4 | - |
Idioma: dc.language | en | - |
Publicador: dc.publisher | Ieee | - |
Relação: dc.relation | 2019 34th Symposium On Microelectronics Technology And Devices (sbmicro 2019) | - |
???dc.source???: dc.source | Web of Science | - |
Palavras-chave: dc.subject | Line TFET | - |
Palavras-chave: dc.subject | output conductance | - |
Palavras-chave: dc.subject | analog circuit design | - |
Título: dc.title | Output conductance at saturation like region on Line-TFET for different dimensions | - |
Aparece nas coleções: | Repositório Institucional - Unesp |
O Portal eduCAPES é oferecido ao usuário, condicionado à aceitação dos termos, condições e avisos contidos aqui e sem modificações. A CAPES poderá modificar o conteúdo ou formato deste site ou acabar com a sua operação ou suas ferramentas a seu critério único e sem aviso prévio. Ao acessar este portal, você, usuário pessoa física ou jurídica, se declara compreender e aceitar as condições aqui estabelecidas, da seguinte forma: