Atenção: Todas as denúncias são sigilosas e sua identidade será preservada.
Os campos nome e e-mail são de preenchimento opcional
Metadados | Descrição | Idioma |
---|---|---|
Autor(es): dc.contributor | Universidade de São Paulo (USP) | - |
Autor(es): dc.contributor | Universidade Estadual Paulista (Unesp) | - |
Autor(es): dc.creator | Nogueira, Alexandro de M. | - |
Autor(es): dc.creator | Agopian, Paula G. D. [UNESP] | - |
Autor(es): dc.creator | Martino, Joao A. | - |
Autor(es): dc.creator | IEEE | - |
Data de aceite: dc.date.accessioned | 2022-02-22T00:05:40Z | - |
Data de disponibilização: dc.date.available | 2022-02-22T00:05:40Z | - |
Data de envio: dc.date.issued | 2020-12-09 | - |
Data de envio: dc.date.issued | 2020-12-09 | - |
Data de envio: dc.date.issued | 2019-01-01 | - |
Fonte completa do material: dc.identifier | http://hdl.handle.net/11449/195385 | - |
Fonte: dc.identifier.uri | http://educapes.capes.gov.br/handle/11449/195385 | - |
Descrição: dc.description | Electrical characterization of a silicon nanowire Tunnel Field Effect Transistor (TFET) is used to construct a lookup table in order to model and simulate analog circuit through Verilog-A approach. The performance of a differential amplifier with current mirror load is evaluated using the TFET lookup table model and the TSMC 130 nm CMOS process design kit. Both circuits are evaluated in two different bias, with the TFET circuit presenting 20 dB higher voltage gain and power consumption of at least three orders of magnitude smaller than CMOS technology. All the simulations were realized with Cadence Spectre software. | - |
Descrição: dc.description | Fundação de Amparo à Pesquisa do Estado de São Paulo (FAPESP) | - |
Descrição: dc.description | Conselho Nacional de Desenvolvimento Científico e Tecnológico (CNPq) | - |
Descrição: dc.description | Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES) | - |
Descrição: dc.description | Univ Sao Paulo, LSI PSI USP, Sao Paulo, Brazil | - |
Descrição: dc.description | Sao Paulo State Univ, UNESP, Sao Joao Da Boa Vista, Brazil | - |
Descrição: dc.description | Sao Paulo State Univ, UNESP, Sao Joao Da Boa Vista, Brazil | - |
Formato: dc.format | 4 | - |
Idioma: dc.language | en | - |
Publicador: dc.publisher | Ieee | - |
Relação: dc.relation | 2019 34th Symposium On Microelectronics Technology And Devices (sbmicro 2019) | - |
???dc.source???: dc.source | Web of Science | - |
Palavras-chave: dc.subject | TFET | - |
Palavras-chave: dc.subject | nanowire | - |
Palavras-chave: dc.subject | lookup table | - |
Palavras-chave: dc.subject | differential amplifier | - |
Palavras-chave: dc.subject | circuit simulation | - |
Título: dc.title | Silicon Nanowire Tunnel-FET Differential Amplifier Using Verilog-A Lookup Table Approach | - |
Aparece nas coleções: | Repositório Institucional - Unesp |
O Portal eduCAPES é oferecido ao usuário, condicionado à aceitação dos termos, condições e avisos contidos aqui e sem modificações. A CAPES poderá modificar o conteúdo ou formato deste site ou acabar com a sua operação ou suas ferramentas a seu critério único e sem aviso prévio. Ao acessar este portal, você, usuário pessoa física ou jurídica, se declara compreender e aceitar as condições aqui estabelecidas, da seguinte forma: