Silicon Nanowire Tunnel-FET Differential Amplifier Using Verilog-A Lookup Table Approach

Registro completo de metadados
MetadadosDescriçãoIdioma
Autor(es): dc.contributorUniversidade de São Paulo (USP)-
Autor(es): dc.contributorUniversidade Estadual Paulista (Unesp)-
Autor(es): dc.creatorNogueira, Alexandro de M.-
Autor(es): dc.creatorAgopian, Paula G. D. [UNESP]-
Autor(es): dc.creatorMartino, Joao A.-
Autor(es): dc.creatorIEEE-
Data de aceite: dc.date.accessioned2022-02-22T00:05:40Z-
Data de disponibilização: dc.date.available2022-02-22T00:05:40Z-
Data de envio: dc.date.issued2020-12-09-
Data de envio: dc.date.issued2020-12-09-
Data de envio: dc.date.issued2019-01-01-
Fonte completa do material: dc.identifierhttp://hdl.handle.net/11449/195385-
Fonte: dc.identifier.urihttp://educapes.capes.gov.br/handle/11449/195385-
Descrição: dc.descriptionElectrical characterization of a silicon nanowire Tunnel Field Effect Transistor (TFET) is used to construct a lookup table in order to model and simulate analog circuit through Verilog-A approach. The performance of a differential amplifier with current mirror load is evaluated using the TFET lookup table model and the TSMC 130 nm CMOS process design kit. Both circuits are evaluated in two different bias, with the TFET circuit presenting 20 dB higher voltage gain and power consumption of at least three orders of magnitude smaller than CMOS technology. All the simulations were realized with Cadence Spectre software.-
Descrição: dc.descriptionFundação de Amparo à Pesquisa do Estado de São Paulo (FAPESP)-
Descrição: dc.descriptionConselho Nacional de Desenvolvimento Científico e Tecnológico (CNPq)-
Descrição: dc.descriptionCoordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES)-
Descrição: dc.descriptionUniv Sao Paulo, LSI PSI USP, Sao Paulo, Brazil-
Descrição: dc.descriptionSao Paulo State Univ, UNESP, Sao Joao Da Boa Vista, Brazil-
Descrição: dc.descriptionSao Paulo State Univ, UNESP, Sao Joao Da Boa Vista, Brazil-
Formato: dc.format4-
Idioma: dc.languageen-
Publicador: dc.publisherIeee-
Relação: dc.relation2019 34th Symposium On Microelectronics Technology And Devices (sbmicro 2019)-
???dc.source???: dc.sourceWeb of Science-
Palavras-chave: dc.subjectTFET-
Palavras-chave: dc.subjectnanowire-
Palavras-chave: dc.subjectlookup table-
Palavras-chave: dc.subjectdifferential amplifier-
Palavras-chave: dc.subjectcircuit simulation-
Título: dc.titleSilicon Nanowire Tunnel-FET Differential Amplifier Using Verilog-A Lookup Table Approach-
Aparece nas coleções:Repositório Institucional - Unesp

Não existem arquivos associados a este item.