Método para arquitetura de computador reconfigurável e sujeita a constantes otimizações

Registro completo de metadados
MetadadosDescriçãoIdioma
Autor(es): dc.contributorUniversidade Estadual Paulista (UNESP)-
Autor(es): dc.creatorAraujo, Dias Mauricio-
Data de aceite: dc.date.accessioned2021-03-10T21:07:15Z-
Data de disponibilização: dc.date.available2021-03-10T21:07:15Z-
Data de envio: dc.date.issued2014-09-02-
Data de envio: dc.date.issued2014-09-02-
Data de envio: dc.date.issued2012-04-11-
Data de envio: dc.date.issued2013-11-26-
Fonte completa do material: dc.identifierhttp://worldwide.espacenet.com/publicationDetails/originalDocument?CC=BR&FT=D&NR=102012008476A2-
Fonte completa do material: dc.identifierhttp://hdl.handle.net/11449/109030-
Fonte: dc.identifier.urihttp://educapes.capes.gov.br/handle/11449/109030-
Descrição: dc.descriptionPatente de invenção de um método para arquitetura de computador reconfigurável e sujeita a constantes otimizações que compreende uma arquitetura de computador implementada em FPGA (Field Programmable Gate Array).-
Idioma: dc.languagept_BR-
Publicador: dc.publisherInstituto Nacional de Propriedade Industrial (INPI)-
Direitos: dc.rightsopenAccess-
Título: dc.titleMétodo para arquitetura de computador reconfigurável e sujeita a constantes otimizações-
Tipo de arquivo: dc.typetexto-
Aparece nas coleções:Repositório Institucional - Unesp

Não existem arquivos associados a este item.