Atenção: Todas as denúncias são sigilosas e sua identidade será preservada.
Os campos nome e e-mail são de preenchimento opcional
Metadados | Descrição | Idioma |
---|---|---|
Autor(es): dc.contributor.author | DORO, MARCOS MARINOVIC | - |
Data de aceite: dc.date.accessioned | 2024-01-12T21:20:54Z | - |
Data de disponibilização: dc.date.available | 2024-01-12T21:20:54Z | - |
Data de envio: dc.date.issued | 2024-01-09 | - |
Fonte: dc.identifier.uri | http://educapes.capes.gov.br/handle/capes/741334 | - |
Resumo: dc.description.abstract | Atualmente no mercado da manufatura eletrônica existe uma grande pressão para reduzir custos, aumentar a qualidade e encurtar o tempo de inserção do produto no mercado. Neste contexto, o adequado planejamento qualidade gera um alto ganho no ambiente competitivo, sendo um meio de alavancar a eficiência e a qualidade dos processos de uma empresa. No entanto, os planejadores da qualidade de hoje possuem significativamente muito mais desafios do que os de apenas alguns anos atrás. A complexidade das placas eletrônicas está aumentando, com mais componentes, mais juntas de solda, densidades mais elevadas, novas tecnologias de encapsulamentos de componentes, entre outros. Ao mesmo tempo, existem mais alternativas de equipamentos de inspeção e teste com novas tecnologias. O nível de rendimento ou defeitos esperado na montagem de uma determinada placa eletrônica depende de vários fatores, dentre quais destacamse: o projeto da placa eletrônica, os tipos de componentes utilizados, o número de componentes e juntas de solda, os processos executados, bem como a qualidade destes processos. Quanto maior for o número de componentes, juntas e processos, mais oportunidades de defeitos são criadas, o que leva a um rendimento mais baixo para um determinado nível defeito histórico. Em outras palavras, durante a produção de um lote placas eletrônicas muito complexas, com muitas oportunidades de defeitos, é esperado ser contabilizado um número de defeitos muito maior do que um lote de produção de placas eletrônicas simples. | pt_BR |
Idioma: dc.language.iso | pt_BR | pt_BR |
Palavras-chave: dc.subject | Algoritmos de otimização | pt_BR |
Título: dc.title | Planejamento da estratégia de inspeção e teste em montagem de placas eletrônicas - Uma abordagem utilizando algoritmos genéticos (Atena Editora) | pt_BR |
Tipo de arquivo: dc.type | livro digital | pt_BR |
Aparece nas coleções: | Livros digitais |
Arquivos associados: | ||||
---|---|---|---|---|
planejamento-da-estrategia-de-inspecao-e-tticos.pdf | 6,37 MB | Adobe PDF | /bitstream/capes/741334/1/planejamento-da-estrategia-de-inspecao-e-tticos.pdfDownload |
O Portal eduCAPES é oferecido ao usuário, condicionado à aceitação dos termos, condições e avisos contidos aqui e sem modificações. A CAPES poderá modificar o conteúdo ou formato deste site ou acabar com a sua operação ou suas ferramentas a seu critério único e sem aviso prévio. Ao acessar este portal, você, usuário pessoa física ou jurídica, se declara compreender e aceitar as condições aqui estabelecidas, da seguinte forma: